propos de retard ligne

[yifen]

Quand nous voulons mettre en œuvre un retard en ligne (2048 robinets, 16bits pour chaque robinets), dont une des caractéristiques de conception suivantes est meilleure (surface de la puce petit / réduire la consommation électrique)?

1.Utilisez registre à décalage.
2.Utilisez deux port SRAM (1R/1W).

 

[sameer_dlh25]

Salut yifen,

Je ne suis pas clair avec la une des options que vous avez mentionné ici.

SRAM en tant que lignes à retard signifie que vous devez avoir un décodeur d'adresses.Pour la taille mentionnés ici, il aura une superficie considérable pour le décodage.Et si vous souhaitez effectuer lire et écrire simultanément, il vous faut duel de décodage d'adresses.

Je pense que la meilleure idée est d'utiliser un FIFO en remplacement de SRAM ou registre à décalage pour économiser l'énergie et de la zone de la taille mentionnés ici.
J'espère que cela va aider à: |

 

[prajit]

Inscrivez-Shift / FIFO est la meilleure option .. U aura une certaine .. certaine latence initiale, mais il ne sera pas de beaucoup de problème par rapport SRAM comme mentionné par Mr.Sameer

 

[tdminion]

Pas clair sur la implemenation SRAM, mais en général, quand vous parlez de multiples 1000 de registres vs SRAM, SRAM est plus faible puissance et de petite taille.Il ya une surcharge associée à la SRAM, mais les éléments de stockage sont plus petits et moins de puissance.Comme le nombre de bits requis augmente la SRAM devient plus efficace