propos de VHDL, une question sur wirteline ..

[tony_taoyh]

Salut, tous,

J'ai une question à propos de VHDL,

dans mes codes, j'ai WriteLine d'écrire un peu de signaux ou variables
en un seul fichier ...

Mais au cours de la simulation, la taille du fichier est égal à zéro, jusqu'à ce que
l'arrivée de simulation ...

Comment laisser la simulation écrire le fichier de l'étape par étape?

J'utilise NCVHDL 5,0 ...

Merci beaucoup.Cordialement,
Tony

 

[news]

Korzystanie z popularnych narzędzi do porządkowania plików na dysku jest prostą drogą do zainfekowania komputera i narażenia samych siebie na utratę poufnych danych - alarmuje na swoim blogu eksperckim firma Symantec, producent oprogramowania marki Norton.

Read more...

 

[aji_vlsi]

tony_taoyh a écrit:

Salut, tous,J'ai une question à propos de VHDL,Mais au cours de la simulation, la taille du fichier est égal à zéro, jusqu'à ce que

l'arrivée de simulation ...Comment laisser la simulation écrire le fichier de l'étape par étape?

Tony

 

[nand_gates]

Salut,
Cette logique.Toutes les écritures, et la simulation est en cours d'exécution va mettre en mémoire tampon
réservée en mémoire.Si cette mémoire tampon Acheter tandis que la simulation est runing seulement
puis ça se évacuées dans un fichier correspondant sur le disque.En cas ur vous êtes d'écriture ne suffit pas
Makr des données sur la mémoire tampon complète alors que la simulation est runing.D'où le fichier sur le disque a
taille 0, et la simulation est runing.