Puis-je simuler Verilog et du code C simultanément?

[vsrpkumar]

J'ai conçu un filtre RII du premier ordre dans Verilog avec coefficients.I virgule flottante écris équivalente code.What C mon doute est-il possible de simuler deux Verilog et du code C simultanément avec les vecteurs de test définis dans Verilog tests bench.I pense qu'il y aura être une solution pour ce case.I j'utilise ncverilog compilateur et compilateur gcc

 

[uday_das]

Je pense que vous le pouvez. Au lieu d'écrire directement à l'intérieur de vecteurs de test Verilog banc d'essai, les écrire dans le fichier. Txt. Ensuite, vous pouvez lire ces fichiers. Txt par Verilog fichier I / O fonctions qui devient la norme dans Verilog 2001. Le modèle C devriez également lire ces fichiers. Txt par fichier I / O opérations en C et exécuter l'algorithme IIR. Beaucoup de sociétés dans l'industrie faisant cela. Même maintenant, la vérification d'équivalence séquentielle est possible entre l'algorithme C et HDL par l'outil SLEC Calypto et de l'industrie l'utilise.

 

[aji_vlsi]

Oui, vous pouvez, regardez pour les PLI dans la documentation ncverilog. Cordialement Ajeetha, CVC www.noveldv.com

 

[sumit_techkgp]

S'il vous plaît utilisez PLI / VPI / DPI avec tous vos tampons en tant que pointeurs passés par l'interface. Vous pouvez très bien faire cela. Le meilleur moyen est d'utiliser un Testbench SystemC. Sumit