Pure source d'horloge stable - source d'horloge peut être instable

[nemolee]

Salut, j'ai eu un problème dans mon système.La source d'horloge peut être instable.Cette source d'horloge instable cause de mon système de données de sortie des ordures.Bien que ma conception du système peut être reprise après l'horloge est stable.Mais mon client soutiennent ce problème.Je dois concevoir un système robuste pour répondre à leurs reqiurement.

Je veux concevoir un détecteur de regarder l'horloge d'horloge d'entrée à la fin de l'avant de mon système.
Si l'horloge d'entrée est instable, ce circuit de détection peut bloquer l'horloge et la sortie n'est pas n'importe quelle horloge.Si la source d'horloge est stable, le circuit de détection peut connaître l'état actuel et ne bloque pas l'horloge et d'horloge d'entrée de dérivation.

Est-ce quelqu'un peut me dire comment concevoir ce circuit numérique en Verilog code?
PS: Il ya un oscillateur dans mon système.
Merci beaucoup.

 

[rberek]

Tout d'abord, de définir «unstable».

Deuxièmement, si vous n'avez qu'une seule horloge dans le système, le circuit vous concevez pour détecter une horloge instable est cadencé à lui-même que l'horloge instable.Je ne suis pas sûr que ce soit une situation réaliste.Si vous voulez vraiment détecter les instabilités d'horloge, vous aurez besoin de circuits de détection cadencé avec un chiffon propre, une bonne horloge de référence connue.

Personnellement, je n'ai pas vu ce genre de circuit utilisé.Au lieu de cela, pourquoi ne pas travailler à rendre votre horloge stable?

RB
Dernière édition par rberek le 05 déc 2008 5:37, édité 1 fois au total

 

[FVM]

Je pense aussi, votre cahier des charges est trop vague, pour le moment.Il peut y avoir différents types d'instabilité horloge, avec un impact différent sur le comportement du système.

Comme l'a dit, il ya très peu d'options pour détecter les instabilités d'horloge (comme vous le préciser), sans une horloge de référence.D'autre part, certains types de sources d'horloge, par exemple, oscillateurs à quartz, peuvent être considérées intrinsèquement stable.

Dans certains cas, un détecteur de verrouillage PLL peut être un indicateur suffisant pour une horloge stable.

 

[nemolee]

Instable signifie que les changements frquency horloge extrêmement parfois.
Dans ma conception, il ya une horloge stable, horloge oscillation.
Je peux l'utiliser pour détecter d'horloge d'entrée.
Mais je ne sais pas ce qu'est le design est bon ou comment concevoir un circuit de détection de bon.Ce circuit de détection ne pas avoir un jugement erroné.L'horloge stable est considéré comme une bonne horloge, horloge pas mauvaise.
Merci.

 

[rberek]

OK, je ne suis toujours pas clair.Je croyais que vous aviez une horloge, mais maintenant il semble que vous avez deux.

Donc, si vous avez une horloge stable dans le système, pourquoi êtes-vous en utilisant une horloge instable que l'horloge de votre entrée?Pourquoi n'utilisez-vous pas l'horloge stable en tant que votre source?Vous pouvez toujours utiliser un PLL pour générer des fréquences différentes ou de phases de lui si vous avez besoin.

RB
Dernière édition par rberek le 05 Déc 2008 14:04, édité 1 fois au total

 

[littlebu]

Salut, nemolee
Peut-être vous pouvez nous donner quelques détails sur ces deux horloges, comme source et relation les uns avec les autres.

pourquoi vous ne pouvez que l'horloge d'entrée plus stable?

R & B
littlebu