PVT conditions ou décider des cas d'angle

[mvvijay78]

Salut,
Dans le flux numérique ASIC la bibliothèque de la fonderie est normalement chracterised pour les pires et les meilleures conditions.When nous faisons l'analyse de la synchronisation quelles sont toutes les affaires d'angle (conditions PVT) pour analyser for.Also que pouvons-nous faire si nous voulons faire d'analyse temporelle pour une affaire coin extérieur le meilleur et le pire des cas qui a été charterised dans la bibliothèque?
Observe
Vicky

 

[tavidu]

vous devriez faire on-chip-analyse temporelle des variations

 

[haosg]

vous pouvez créer un état de fonctionnement nouveaux et attribuez-lui la sous-module.
Ainsi, nous pouvons faire l'analyse temporelle précise.

 

[daniel @ 2004]

juste pour votre déduction.
Parfois, vous pouvez faire évoluer la valeur calendrier d'obtenir un modèle bruts.

 

[haosg]

vous avez besoin d'en savoir un facteur K sous forme de document de bibliothèque,
pour k_v exemple = -2,0.
puis cérat slow_new une nouvelle condition d'exploitation (processus 1.0, temp 125, tension 0.

<img src="http://www.edaboard.com/images/smiles/icon_cool.gif" alt="Cool" border="0" />

dans le fichier. lib.
et k_v modifié * à -2,0 en. lib wirte fichier et un fichier. nouveaux db.

en PT, slow_new set_operating_condition objet A_inst.

report_timing.pour les segments de chemin à l'intérieur A_inst, PT calculerait de synchronisation dans slow_new.

Maintenant que soutenir PT IT, DC ne suport pas, vous pouvez calculer le facteur K totale et set_timing_derate en DC, mais seulement de retard est affecté par le facteur, la transition et le calendrier d'autres ne sont pas touchées.
Maintenant, je suis également trouver des solutions.