A
ashutosh_g
Guest
Je suis nouveau à Qu (at) rtus
J'ai été la compilation d'un fichier de base de 8 VQM additionneur bits.J'ai généré le fichier de VQM
vision FPGA (Synopsys).
Je reçois le message d'erreur
Erreur: LCELL WYSIWYG primitive "sum_reg_3_" ne peut pas utiliser le port DATAD lorsque le mode arithmétique
quelqu'un peut-il me dire s'il vous plaît ce que signifie ce message d'erreur?
J'ai été la compilation d'un fichier de base de 8 VQM additionneur bits.J'ai généré le fichier de VQM
vision FPGA (Synopsys).
Je reçois le message d'erreur
Erreur: LCELL WYSIWYG primitive "sum_reg_3_" ne peut pas utiliser le port DATAD lorsque le mode arithmétique
quelqu'un peut-il me dire s'il vous plaît ce que signifie ce message d'erreur?