S
samiurrehman
Guest
Bonjour à tous, Voici l'idéal modulateur delta-sigma: avec les résultats suivants: tous les blocs de la figure ci-dessus sont idéales, exploité travers Verilog Un code. Mon problème est quand je insérer mon intégrateur conçu à la place de l'intégrateur idéal de la réponse est déformé ..... la réponse de mon intégrateur seul est comme suit: qui est calme le même que requis ...... le problème réside dans le quantificateur (1 bit) je suis en utilisant le code suivant plz me dire quels changements dois-je faire dans le code de sorte que mon intégrateur s'inscrit dans l'ensemble DSM.
je suis un peu confus avec cette fonction transversale ....