Quelle est la relation de mise à l'échelle du bruit et CMOS?

[John Xu]

Salut, j'ai une question sur le relatioonship entre les Characteristcs bruit et de la mise à l'échelle procédé CMOS. J'ai l'intention de concevoir un TIA (155M) et 0.6um et 0,35 um processus mixte CMOS sont availble. Je veux juste savoir, du point de vue de l'amélioration du bruit, ce procédé est le meilleur? processus de mise à l'échelle des moyens de bruit mieux ou pire? Merci

 

[OpAmp]

conception analogique est pleine de différents compromis. À mon avis, on ne peut dire qui est meilleur processus jusqu'à ce que vous la conception du circuit dans les deux technologies et de voir lequel est le moins bruyant. Qu'est-ce que je peux dire à partir de formules de base du bruit dans les technologies CMOS, c'est que, généralement en escaladant le bruit du processus va augmenter. Par exemple, le bruit thermique d'un MOSFET est de 4 * K * T * g (Gamma). Gamma est généralement 2 / 3 dans les transistors à long canal, alors que dans les procédés submicroniques, il peut aller jusqu'à 2,5 (en 0.25um). Mais rappelez-vous, il n'y a toujours g qui peut être différente dans deux technologies différentes. D'un autre point de vue, regardez le scintillement du bruit d'un transistor CMOS qui est: K / (Cox * WL * f). Dans une technologie submicronique, WL est moins, mais Cox est plus. Aussi K peut être différent dans les deux technologies, vous ne pouvez pas facilement dire que l'on a moins de bruit.

 

[Syukri]

D'accord avec OP AMP .. Le circuit, il selft jouer un rolll grande ... Le bruit est différent d'un type de circuit analogique à un autre ... Plutôt que de questions physiques de plus en plus Cox CMOS i échelle, le dsign est vital ... Comme différentiel AMp niveau CM doit correspondre à eleiminate bruit dans le signal de sortie ... Dans le dispositif réduit la puissance de veille est également un gros problème ..