Quelles sont les techniques à l'étape de RTL pour la conception de faible puissance?

I

ic

Guest
Quelles sont les techniques de conception à l'étape de RTL pour la conception de faible puissance. Y at-il des outils disponibles pour l'analyse de puissance faible au stade de RTL?

 
icône a écrit:

. Y at-il des outils disponibles pour l'analyse de puissance faible au stade de RTL?
 
RTL est la logique transistor résistance.des r techniques là, mais aujourd'hui aujourd'hui RTL obsolètes.
aujourd'hui CMOS logique est préférable.

 
suvendu a écrit:

RTL est la logique transistor résistance.
des r techniques là, mais aujourd'hui aujourd'hui RTL obsolètes.

aujourd'hui CMOS logique est préférable.
 
au stade de RTL, vous pouvez utiliser:

1) l'optimisation de l'architecture.

2) l'encodage gris

3) horloge commandé par porte.
icône a écrit:

Quelles sont les techniques de conception à l'étape de RTL pour la conception de faible puissance. Y at-il des outils disponibles pour l'analyse de puissance faible au stade de RTL?
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top