quelque chose au sujet de DCM

[shoufeng_luo]

Bonjour tout le monde, dans la famille de FPGA de Xilinx, puis-je utiliser un cristal de 100MHz à générer une horloge de 200 MHz par DCM pour être utilisées comme l'horloge de A / D.

 

[louisnells]

Sommes confiants en la capacité de vitesse FPGA?
FPGA qui est-il?
Peut-on gérer une vitesse allant jusqu'à 200 MHz?

De toute façon la plupart des FPGA économiques communs (Spartan II> 100MHz) a une capacité bonne vitesse.

 

[shoufeng_luo]

La famille Virtex II Pro v2p40 est référencé.
Dans le mode à haute fréquence, la fréquence maximale peut être à plus de 200MHz.

 

[louisnells]

Lorsque la fréquence maximale de votre conception est avec dans les limites de la capacité de la vitesse maximale des FPGA, de la manipulation 200MHz ne devrait pas être un problème.Mais c'est toujours mieux de garder une certaine bande de garde entre le maximum de vitesse de commutation de la conception et les limites des FPGA.

n'est pas la série Virtex est trop coûteux?
Combien ça coûte?

Utilisez-vous PowerPC base spécifiquement à votre projet?

 

[shoufeng_luo]

Une puce coûte un peu plus de 1W, je suis un débutant de la conception avec FPGA.
Quand le design PowerPC, que ce soit dans l'environnement CDIP pouvons-nous le acommplish.
Cet après-midi, je tente de doubler le cristal 100MHz, la sortie est sur les fréquences 200 MHz, mais la vague n'est pas d'équerre ou sine similaire, le niveau élevé est un sommet, le faible niveau durablement 80% de la period.can le faire pour la horloge de périphériques A / D?

 

[louisnells]

Salut
Je suppose que vous regardez la forme d'onde du FPGA.Puis, comme je vous l'ai dit plus probablement FPGA ne peut soutenir que la fréquence d'horloge élevée près de 200 MHz.Essayez de le ramener à la section oscillateur.

Ce qui se passe réellement est que l'onde carrée est une combinaison de vagues sinusodal.Différentes composantes de fréquence existe dans cette collection.FPGA a également une limite sur la fréquence qu'il peut gérer.Ainsi, lorsque vous appliquez les ondes carrées la partie basse fréquence sera certainement passer par le FPGA.Mais les composantes de fréquence supérieure sera experiance distorsion.Ainsi, le O / P signal n'aura pas tous les composants de fréquence pour construire la forme d'onde carrée.Alors, ils se combinent pour former la forme d'onde que vous voyez là-bas.

Si vous êtes en mesure de se retirer l'horloge de mesures que vous pouvez voir le changement progressif dans l'o / p forme de vague.

shoufeng_luo a écrit:

Une puce coûte un peu plus de 1W, je suis un débutant de la conception avec FPGA.

Quand le design PowerPC, que ce soit dans l'environnement CDIP pouvons-nous le acommplish.

Cet après-midi, je tente de doubler le cristal 100MHz, la sortie est sur les fréquences 200 MHz, mais la vague n'est pas d'équerre ou sine similaire, le niveau élevé est un sommet, le faible niveau durablement 80% de la period.can le faire pour la horloge de périphériques A / D?

 

[shoufeng_luo]

La fréquence des sysclk est critique, je utiliser l'appareil peut supporter plus de 200MHz,
ce soir, grâce à mon test, il s'avère que l'horloge générés par FPGA peut conduire A / D.
Merci de votre suggestion.Thanks.