Qu'est-ce que le fichier. Sdc inclure?

[vreddy]

quelqu'un peut-il élaborer cette ...... . Fichier sdc: ------ qu'il contient définition clk à tous les chemins de deisgn, piste cyclable et multi faux, les retards IO, max, min retards, la latence source, l'analyse de cas ........ fichiers anthin plus il a /? wat cette analyse de cas? wat sont les exceptions diff calendrier pari et les contraintes de temps? Je pense que les exceptions calendrier fals r & piste cyclable à plusieurs .... corrigez-moi si je me trompe ...... merci d'avance

 

[beta0]

sdc signifie «Contraintes de conception Synopsys", un fichier texte ASCII (avec l'extension. sdc) qui contient les contraintes de conception et les affectations temporaires dans le standard de l'industrie de conception Contraintes format de Synopsys. Les contraintes dans un fichier de conception Synopsys contraintes sont décrites en utilisant le langage Tcl commande de l'outil et de suivre les règles de syntaxe Tcl.

 

[sam536]

DDC contient contraintes d'optimisation et de la RDC. En règle générale, MCP, fausses pistes, des réglages de retard max / min sont appelées exceptions à la conception. La raison d'être est, il remplace le comportement cycle unique moment de la conception. Les exceptions sont sous-ensemble de contraintes. Les contraintes peuvent se compose de définitions d'horloge, les retards, les transitions d'entrées-sorties, les valeurs de charge max à la conception, l'analyse cas, les paramètres de valeur constante, ne pas utiliser les réglages, déduction faite idéal, les réseaux idéales, la zone max et désactivez le calendrier et beaucoup d'autres exceptions ET .. L'analyse de cas est utilisée pour distingushed entre les différents modes que vous utilisez dans l'analyse temporelle. Pour ex, l'analyse de la synchronisation est effectuée par DFT / mode de fonctionnement / mode PLL / etc ... set_case_analysis 0 TEST_MODE, sera utilisé pour l'analyse temporelle fonctionnelle (Bien sur cela dépend de vos codage RTL). Enfin, la DDC ne contient pas defintion clk à la tous les chemins dans la conception. Dépend du mode de la DDC, les définitions d'horloge sera limitée. Moyens, dans la conception, certains registres ne sont pas tenus de le faire le moment en mode spécifique. La défintion horloge pour que le registre n'est pas tenu de maintenir dans cette DDC. Regards, sam

 

[FLEXcertifydll]

réseau idéal pourrait être mis en sdc, je ne le pense pas. quelle version il en charge?

 

[dmitryl]

Bon, qu'est contraint n'ont pu être inclus dans le fichier de la DDC? Je vous remercie!

 

[birdy123]

renvoyer cette http://vlsi-expert.blogspot.in/2011/02/synopsys-design-constraints-sdc-basics.html