Question à propos d'Altera bus esclave Avalon transfert fundmental

S

Sidir

Guest
J'utilise Nios d'Altera et a question sur Avalon bus esclave transfert fundmental.En bus Avalon spécification, fundmental esclave lire les transferts de données de la périphérie vers le module de bus immédiatement après "chipselect» et «lire» les signaux sont revendiqués.Est-ce que cela signifie le transfert n'ont pas besoin de lire CLK "signal"?J'ai l'intention de concevoir les périphériques en tant que: voyant "chipselect» et «lire» les deux = '1 ', puis sur «Lecture données de sortie", sinon, inscrivez la valeur de "ReadData".Aucune synchronisation de "CLK".Sera-ce correct?Merci!

 
<a href="http://www.komputerswiat.pl/jak-to-dziala/2011/03/tak-dziala-scareware!-poznaj-swojego-wroga.aspx"> <img align="left" src="http://www.komputerswiat.pl/media/2011/79/1796708/scareware-nie-daj-sie-zastraszyc-zaj.jpg" /></a> Demaskujemy programy, które zamiast pomagać, szkodzą. Nie daj się naciągnąć i omijaj je szerokim łukiem.<img width='1' height='1' src='http://rss.feedsportal.com/c/32559/f/491281/s/13807694/mf.gif' border='0'/><br/><br/><a href="http://da.feedsportal.com/r/98131899331/u/0/f/491281/c/32559/s/13807694/a2.htm"><img src="http://da.feedsportal.com/r/98131899331/u/0/f/491281/c/32559/s/13807694/a2.img" border="0"/></a>

Read more...
 
Bonjour Sidir,

Le bus Avalon est un bus entièrement synchrone de sorte qu'il est nécessaire de synchroniser toutes les opérations à la montée de l'horloge.Plus d'informations sur le bus Avalon sont disponibles sous l': http://www.altera.com/literature/manual/mnl_avalon_bus.pdf

Une autre bonne source de renseignements sur ce sujet serait le Nios Forum de discussion: http://www.niosforum.com/Au revoir,
cube007

 
Bonjour Sidir,

Vous êtes nouveau sur ce forum.S'il vous plaît don t post seulement pour remercier quelqu'un.Utilisez le fond m'a aidé (h ** p: / / www.edaboard.com/ftopic92438.html) à la place.

Au revoir,
cube007

 
Salut cube007,

Je pense que si ReadData esclave Avalon question au front montant CLK, de la maîtrise Avalon pourrait verrou uniquement les données au prochain cycle d'horloge, il semble y avoir un temps de latence lire transfert.Peut-être que nous pouvons essayer de ReadData production au front descendant de CLK, puis maître Avalon peut accrocher les données sur le front montant suivant de la même cycle d'horloge.

 

Welcome to EDABoard.com

Sponsor

Back
Top