Question à propos de la synthèse logique

[kannan govindaraj]

Salut, Comment pouvons-nous peut déterminer la valeur de sortance de ports d'entrée et de sortie dans le compilateur DC. Que ce soit dépend de la valeur capcacitance du port ou il peut être défini par le fournisseur de la bibliothèque. s'il vous plaît laissez-moi savoir le plus tôt possible réponse. [color = red] [/color]

 

[yuenkit]

défini dans la bibliothèque. [Size = 2] [color = # 999999] Ajouté après 11 minutes: [/color] [/size] toutes les broches de sortie a max_fanout attribut chaque broche d'entrée a fanout_load attrbute lorsque quelques cellules est connecté à une cellule, la somme de l'ACITN fanoutload dépasser maxfanout

 

[semi_jl]

Il est défini dans la bibliothèque, certainement, vous pouvez définir une contrainte plus serrée pour remplacer la valeur dans la bibliothèque.