Question à propos DFT PLL-Cell ClockGen / i_pll_analog est inconnu

[horzonbluz]

Quand je lance le DFT niveau de la puce, il ya un avertissement: Cell ClockGen / i_pll_analog est inconnue (boîte noire) en raison des fonctionnalités pour la broche de sortie AVDD est mauvaise ou incomplète. (TEST-451) J'ai vérifié la bibliothèque PLL, toutes les broches de la PLL n'ont pas DEFINITY fonction. Par exemple: la cellule (T018PLLGS) {domaine: 150423; dont_touch: true; dont_use: true; map_only: true; broches (AVDD) {direction: inout; capacité: 0,01;} broches (AVSS) {direction: inout; capacité: 0,01 ;} broches (Xin) {direction: entrée, capacité: 0,01;} direction de broches (RESET) {: entrée, capacité: 0,01;} Que l'origine de ce déclin Quand je lance DFT RDC chèque?

 

[sunilbudumuru]

Bonjour ami, U peut igonre ce message dans cette situation. Il semble cela est une PLL analogique (bloc analogique). U peut blackbox ou l'outil qu'il va faire. Allez-y encore. Cordialement, Sunil Budumuru