question le grand rapport au miroir de courant

[John Xu]

Bonjour à tous, Une question sur le miroir de courant. Nous sommes la conception d'un circuit dont differetial paire doit le biais du courant de queue de 16mA, qui se reflète d'une source de courant PTAT 20uA. Donc, le ratio de miroir est d'environ 800. J'ai le souci du décalage petits seront amplifiés par le grand rapport et conduit à la grande descrepancy de courant. Quelqu'un peut-il avoir de bonnes idées pour y faire face? Merci d'avance John

 

[Vamsi Mocherla]

Une façon est de se pencher sur la technique de polarisation adaptative où nous pouvons contrôler le courant à travers la source de courant de queue. Mais l'ampleur dont vous parlez est certainement énorme. Essayez d'utiliser Basse Tension miroir de courant cascode ou une technique du miroir courant régulé pour la source de courant de queue. C'est OK si vous pouvez aller pour une VDS supplémentaires, sam. et si vous n'utilisez pas de très basses tensions.

 

[JPR]

Utilisez la dégénérescence résistance dans le miroir pour améliorer l'adéquation. Avec cela, vous pouvez faire des combinaisons parallèle et en série de transistors et d'obtenir des résultats assez proches: Exemple: Utilisez une taille de transistor unité de W = 500nm et L = 5um, et une taille de résistance unitaire de 400 ohms. Pour le dispositif diode connectée, résistances place l'unité 25 en série (10 kohms), et 25 transistors appareil en série (en vigueur W / L des .5/125). Pour la sortie, les résistances lieu unité 32 en parallèle (12.5ohms) et 32 transistors unité en parallèle (en vigueur W / L du 16 / 5) À 20uA, la chute de tension dans les résistances en série sera 200mV. A 16mA, la chute de tension aux bornes des résistances en parallèle sera également 200mV. Le ratio transistor correspond également le rapport 20uA à 16mA. Cependant, quelques petits changements ici sans résistances de dégénérescence serait source importante cause d'erreur en cours. Les résistances de dégénérescence un effet de rétroaction négative pour supprimer la variation causée par les transistors. Vous pourriez, bien sûr, utiliser un ratio de 800:1, mais la méthode que j'ai donné ci-dessus améliorer l'appariement, depuis la critique (la plus petite surface) «dispositif» auront une plus grande superficie. Bien entendu, les résistances doivent être bien adapté aussi, et c'est pourquoi je suggère d'utiliser des résistances unité nombreux parallèle ou en série, plutôt que simplement une longue et une résistance de court.

 

[John Xu]

Merci Vamsi et JPR pour les sugestions utiles. J'aimerais avoir quelques discussions à ce sujet. Si je n'ai pas utilisé le toplogy cascode et résistances de dégénérescence source. Je viens de mise en page des transistors en parallèle pour la path.eg 16mA courant, je leur disposition 200x40uA parallèle. Alors, pour ces 200 chemins, certains d'entre eux peuvent positivement mismath, certains d'entre eux peuvent négativement décalage, et il est statisticly. La moyenne de l'erreur peut être améliorée. De ce point de vue, le rapport ne peut pas grand intérêt si grand Rasie. Pls. commentaire!

 

[surianova]

1. 200 X 40 uA = 8 mA, pas 16 mA. 2. Une façon de réduire le décalage est d'augmenter la longueur du transistor pour réduire l'effet mudulation lamda. Parce que parfois, il est très difficile d'obtenir vds identique pour les deux transistor miroir de courant, par l'effet de réduire lamda, le transistor ne dépendra beaucoup vds mais juste vgs. Surianova

 

[JPR]

Il suffit en parallèle avec les transistors, comme vous le décrivez, fonctionne exactement comme vous le décrivez. L'impact de 800 transistors en parallèle auront très peu d'impact sur le décalage aléatoire (environ 28x moins que le seul appareil), afin jouera un rôle très limité dans la parité globale actuelle. La taille sera alors presque entièrement tirée par la diode unique appareil connecté. En termes de superficie (en supposant que vous êtes limité par correspondance, et non par la taille minimale), utilisant des dispositifs connectés en série, ainsi que modules branchés en parallèle devront considérablement superficie inférieure au total (par probablement quelques centaines de fois plus faible pour les mêmes résultats correspondant) que d'utiliser le 800 appareils en parallèle, ou, pour la même zone, sans doute par match 15x mieux ou plus.

 

[tsanlee]

Le rapport de miroir est d'environ 800, c'est de prendre à grande surface. Nous ne pouvons pas obtenir le bon assortiment. Employée le type de disposition (1:800), le MOS en droit, gauche, haut, bas, ne sont pas Tahe même (variation de processus) Ma suggestion est 40u * 200 => 40u * 10 * 20 ou 40U * 5 * 2 * 5 * 4. cela peut réduire la surface, et d'améliorer dispositif d'adaptation.