question sur DC

[feel_on_on]

CLK1, CLK2, CLK3 a été sélectionné par un multiplex, puis générer CLK4, la fréquence CLK4 a été divisée, et obtenir CLK5 ,.....

Comment la contrainte de l'horloge avec la conception Design Compiler

 

[sree205]

u pouvez consulter ces commandes: créer horloge et set_propagated_clock.

 

[moorehuang]

CLK5 devrait être fixé comme generated_clock

 

[rsrinivas]

clk4 devrait être dépendants CLK
et comme dit précédemment clk5 est généré CLK
u pouvez utiliser la commande create_generated_clk et donner le facteur de division.
u peut voir la CLK généré après la synthèse à Ur rapport de commande report_clk

 

[sumit_techkgp]

Propager l'horloge