Question sur la synthèse des FPGA et ASIC ....

[dexter_ex_2ks]

Bonjour, j'ai quelques questions:
1.Y at-il une différence entre l'ASIC et FPGA de synthèse?(Je sais que les différences entre ces deux IC-s, mais pour être plus précis, de RTL à niveau des portes, le compilateur de synthèse de deux manières différentes dending sur les ressources de l'IC dans le cas FPGA?)
2.J'ai téléchargé et iverilog VVP et gtkwave, ma question est quand je fais la synthèse (avec-S), je vais prendre une net-list, haw puis-je lire ce net-list plus facilement, est-il une application (I besoin de voir le schéma après la synthèse), à des fins d'étude.
A savoir qu'il ya un procès de Xilinx, mais mais je suis faible sur les ressources, et ce programme doit ≈ 5 Go d'espace disque dur.(Plus de questions à venir ....)

Merci d'avance 2, tous!
Have A Nice Day!

Dexter

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Sourire" border="0" />

 

[ljxpjpjljx]

FPGA est de synthèse pour les portes cible: LUT .......

 

[jbeniston]

dexter_ex_2ks a écrit:

Bonjour, j'ai quelques questions:

1.
Y at-il une différence entre l'ASIC et FPGA de synthèse?
(Je sais que les différences entre ces deux IC-s, mais pour être plus précis, de RTL à niveau des portes, le compilateur de synthèse de deux manières différentes dending sur les ressources de l'IC dans le cas FPGA?)

 

[santhosh007]

vous pouvez consulter le schéma de Debussy ..après le chargement de netlist et bibliothèques correspondant ....