question sur l'erreur de gain d'un dac échelle de charge

[wholx]

Je suis simulant une échelle de tension MSB et LSB dac échelle de charge avec des épices. la sortie a une erreur de gain de 5% et erreur de décalage de 0. Je me demande comment se fait l'erreur de gain. selon la simulation, le MSB tension échelle subDAC fonctionnait très bien, donc le problème se situe dans la subdDAD LSB. les influences de la capacité parasite et sur la résistance sont déjà exclu. la simulation a montré que l'initialisation avant chaque conversion a été fait comme prévu. quelqu'un sait tout autres raisons que va produire une erreur de gain?

 

[demodb]

avez-vous considéré le bruit de quantification?

 

[sunking]

comment vous définissez l'erreur de gain?

 

[wholx]

l'erreur de gain est d'environ 3%. J'ai fait un autre test en augmentant la Cmin de l'subDAC charge échelle de 1 pF à 1 nF. le résultat était bon et l'erreur de gain a diminué à 0,01%. donc je suppose que cela signifie qu'il ya une capacité parasite en parallèle avec les capacités dans le subDAC, ai-je raison? mais la question est de savoir comment venir? Comme je le disais le tampon de sortie a été réalisé par un amplificateur idéal (élément en appelle E à partir de la bibliothèque), qui je pense n'a aucune capacité parasite. quelqu'un a une idée?