G
george100
Guest
Salut, je voudrais aprécier si quelqu'un me donner une solution à ces deux questions: 1) Je trouve 1'b1 / 1'b0 de netlist, après que je synthétiser. Quelles sont les options de synthèse devrait permettre, je l'éviter. Exemple: SUN_FDNRBQ_1 reg1 (CK (l'horloge), RD (resetb), D (1'b1), Q (DOUT)....); Je m'attends à voir TIEHI / TIELO lieu de 1'B. 2) SYNTHESYS crée deux dos à dos les onduleurs au lieu d'un choix synthèse buffer.What dois-je permettre de l'éviter. Exemple: SUN_INV_1 INV1 (A (SIG1), Y (inv1_out)..); SUN_INV_1 INV2; je m'attends à voir ce lieu de double-onduleurs (A (inv1_out), Y (sig1_buf)..): Un SUN_BUF_1 buf (. (SIG1), Y (sig1_buf);. Merci, George