résultat> de Cadence IC et calcul à la main

[wesspower]

Pour tous les experts:

J'ai un problème avec l'identifiant (le courant de drain) des NMOS, j'ai mis le transistor MOS à sam.mode, la connexion est très simple, se connecte à la DMV de vidange, Gnd se connecte à la source, et d'appliquer 2 Volts à la porte.J'ai utiliser l'ID de l'équation = (Kp / 2) (W / L) (Vgs-Vt) ^ 2 * (1 lamba * VDS), mais le résultat de calcul à la main est différente avec le résultat que je suis de Cadence Analog artiste.

Souhaitez-un corps s'il vous plaît expliquer pourquoi et comment obtenir l'ID de la valeur réelle par le calcul à la main.Le modèle d'épices est le modèle 1.

Merci d'avance

 

[mr_chip]

Je n'ai pas compris de votre post - utilisez SPICE niveau 1 en cadence?

 

[gunturikishore]

Cela peut dépendre de la longueur de votre chaîne.Si votre longueur de canal n'est pas trop courte soit-dire au-dessus 1U votre modèle devrait fonctionner, au-delà de ce dont je doute de la validité des équations que le modèle 1 prend.

 

[Jayson]

, vt
and lamda
, is correct, these can be derived from the technology model file.

Assurez-vous que votre valeur de KP, VT
et lamda,
est correct, qu'elles peuvent être dérivées à partir du fichier modèle de la technologie.

J'ai réussi à faire des calculs à la main avec la technologie 0.18um TSMC, pour mes calculs à la main, je n'ai même pas besoin d'utiliser le terme lambda et le résultat était prévisible dans le simulateur.

- Jayson

 

[BigBoss]

Dans les formules, certains paramètres tels que technolgical lambda, Vt etc sont vraiment biais charge.Ainsi, des calculs manuels peuvent différer si certaines manipulations itératives devrait être fait.
Dans les manuels de tous les paramètres sont supposés constants, mais ut n'est pas vraiment vrai ...
Pour calculer par sometim main devient très ennuyeux ...

 

[wesspower]

Merci pour les répliquants.Voici plus d'informations sur mon problèmeJ'utilise specture de Cadence, le modèle est Spice 1, la valeur sont VTO = 1, lamnba = 0,01, Kp = 16U, le W / L sont 1.61u

5 volts directement applicables à la fuite, la source est reliée à GND, et 2 volts s'appliquent à la porte.Le corps est relié à la terre.

partir de l'équation dans le premier post, je me suis Id = 8uA, mais dans specture de Cadence, j'ai eu plus de 1mA pièce d'identité.Quel était le problème?Est-ce mon équation ne va pas?

Merci

 

[Vamsi Mocherla]

Je ne comprends vraiment pas comment pouvez-vous obtenir 8U courant de vos calculs.J'arrive 13.5u A partir de calculs à la main en utilisant les équations.Votre rapport E / L 1,6 ou est W = 1.6u et L = 1.6u.Et enfin, en cadence, votre transistor en saturation?Encore une petite chose, essayer de mettre une source de courant d'environ 8U sur le drain et puis essayez d'obtenir le transistor en saturation.Quelle est la technologie de votre processus?S'il vous plaît vérifier si votre transistors peuvent fonctionner à une V 5 à la fuite ......

 

[wesspower]

La largeur est de 1.61u, et la longueur est 1.61u.Vdd est de 5 volts., Du calcul à la main, je me suis id est d'environ 8U A

mais dans specture Cadence, j'ai id vaule est plus 1mA.la technologie est 1.6u.

 

[Vamsi Mocherla]

Pouvez-vous répéter l'expérience avec une largeur dispositif plus? Je ne suis pas sûr de la réponse 1 mA.Elle ne peut se produire lorsque le RDS est d'environ 5K ohms, ce qui je pense n'est pas correct ..

 

[wesspower]

Je répète la simulation avec plus grand que 1.61u, puis l'id est droping si vite!
quand j'ai mis la fois la largeur et la longueur 2u, puis id valeur est 80u ....Je ne comprends pas très bien pourquoi ce qui se passe comme ça.!S'il vous plaît aidez-moi à comprendre.

 

[Jenifer_gao]

Salut:

Vous feriez mieux de vérifier l'option la technologie est bien choisi dans la cadence.Cela signifie que l'instance de la NMOS de cette technologie devrait permettre de 5V.Vous pouvez utiliser 0,35 um, 0.5um ou plus de la technologie, mais vous ne pouvez pas utiliser 0.25um, 0.18um ou moins.

J

 

[sutapanaki]

Je n'ai pas essayer de calculer le courant, mais 1mA est un peu élevé.Voici ce que vous pouvez faire.Garder les mêmes connexions et Vgs = 2v, mais faire un balayage à courant continu ou transitoire de la source de tension de drain - au lieu de fixer Vdd, balayer cette tension.Alors complot contre l'actuel Vds et vous obtiendrez la caractéristique de sortie du transistor.Voir si elle parvient jamais 1mA et si elle ne où et pourquoi.

 

[wesspower]

J'ai fait l'analyse DC.Je crois que 1.6 est la technologie que j'utilise.parce que je ne peux pas aller plus bas que 1,61 W en L et, si je touche à inférieur ou égal à 1,6, le simulateur indique l'erreur.

Le modèle que j'ai utilisé pour les fichiers de la simulation comme ci-dessous

lang = simulateur d'épices
. NMOS NMOS modèle
niveau = 1 VTO = 1 kp = 16U gamma = 1,3 lambda = 0,01
Phi = 0,7 pb = 0,80 MJ = 0,5 = 0,3 mjsw cgbo = 200p = 350p BCAG cgdo = 350p
Cj = 300U CJSW = 500p ld = 0.8u tox = 80N

. PMOS PMOS modèle
niveau = 1 VTO =- 1 kp = 8u gamma = 0,6 lambda = 0,02
Phi = 0,6 pb = 0,50 MJ = 0,5 = 0,25 mjsw cgbo = 200p = 350p BCAG cgdo = 350p
Cj = 150u CJSW = 400p ld = 0.8u tox = 80N
Désolé, mais vous avez besoin de connexion pour voir cette pièce jointe

 

[wesspower]

Désolé, les gars, je comprends enfin le transistor MOS maintenant, parce que Leff = L - 2 * ld., Dans mon modèle de la ld est trop grande.