reset synchrone (Verilog)

[pwq1999]

J'écris réinitialisation synchrone comme suit:
toujours @ (sys_clk_25m posedge)
commencer
if (! syn_rst_n)
<= Toggle_bit 1'b0;
d'autre
commencer
if (! rtl8305_mtxen)
<= Toggle_bit 1'b0;
d'autre
= <~ Toggle_bit toggle_bit;
fin
fin

mais quand j'ai vue le Schéma de RTL, j'ai trouvé que le signal syn_rst_n rendre la logique ou le signal rtl8305_mtxen!, que je ne expecte, si quelqu'un peut m'aider sur la façon d'exprimer la réinitialisation synchrone sans ajouter logique supplémentaire en entrée de réinitialisation ?
Merci d'avance!

 

[j_andr]

pwq1999 a écrit:

/.../ Constaté que le signal syn_rst_n rendre la logique ou

avec le signal rtl8305_mtxen! / ...

 

[pwq1999]

Je veux un multiplexeur comparaître devant la bascule, et le rtl8305_mtxen se comporte comme le signal de commande sélectionner.en fait je ne veux pas apparaître dans la logique l'entrée de réinitialisation de la bascule, comme vous inquiétez pas moi qui le peut, glitch dans l'entrée de réinitialisation de la bascule.

 

[research_vlsi]

u pouvez tenter votre code comme ceci

Code:

sur le fil;

toujours @ (sys_clk_25m posedge)

commencer

if (! syn_rst_n)

<= Toggle_bit 1'b0;

d'autre

<= À toggle_bit;

/ * If (! Rtl8305_mtxen)

<= Toggle_bit 1'b0;

d'autre

<= Toggle_bit toggle_bit ~; * /

fin

attribuer out = rtl8305_mtxen?! toggle_bit: 1'b0;

 

[j_andr]

pwq1999 a écrit:

veulent un multiplexeur comparaître devant le flip-flop

 

[pwq1999]

Merci, et j_andr research_vlsi, vous deux m'aider!J'ai maintenant l'idée!

 

[xihushui]

essayez ce code
toujours @ (sys_clk_25m posedge)
commencer
if (! syn_rst_n) commencent
<= Toggle_bit 1'b0;
fin
else if (! rtl8305_mtxen) commencent
<= Toggle_bit 1'b0;
fin
d'autre commence
= <~ Toggle_bit toggle_bit;
fin
fin

 

[pwq1999]

Je ne vois pas votre code ont différence avec le code que j'ai posté ci-dessus!

 

[sheik_vb]

essayez ce code

attribuer reset_n = syn_rst_n & rtl8305_mtxen;

toujours @ (sys_clk_25m posedge)
commencer
if (! reset_n) commencent
<= Toggle_bit 1'b0;
fin
d'autre
= <~ Toggle_bit toggle_bit;
fin

 

[KiB]

essayez ce code

Code:

attribuer temp = rtl8305_mtxen?
(Toggle_bit ~): 1'b0;toujours @ (sys_clk_25m posedge)

commencer

if (! syn_rst_n)

<= Toggle_bit 1'b0;

d'autre

commencer

<Toggle_bit = temp;

fin

 

[pwq1999]

Merci à tous, j'ai changer le reset synchrone à réinitialisation asynchrone, et pas de logique apparaît en face de la remise à zéro de la bascule, mais je crois que le code Kio fonctionne bien, et Merci encore à vous tous!