A
akshay.dhanawade
Guest
la déclaration de la synthèse d'attente si non, comment je peux attendre un certain temps fixé dans un Etat ou une boucle?Y at-il une option?
Navigation
Install the app
How to install the app on iOS
Follow along with the video below to see how to install our site as a web app on your home screen.
Note: This feature may not be available in some browsers.
More options
You are using an out of date browser. It may not display this or other websites correctly.
You should upgrade or use an alternative browser.
You should upgrade or use an alternative browser.
K
kalaiyarasan
Guest
La déclaration d'attente est utilisé pour attendre dans une boucle en particulier, mais il n'est pas synthétisée sous la forme en temps réel dans le matériel il pas en état d'attente.
Utiliser une égalité à l'encontre des fois que vous voulez attendre la déclaration d'exécuter.Continuez à incrémenter le compteur et d'écrire une boucle ou si une condition que si votre compteur est atteint valeur spécifiée en boucle.
Utiliser une égalité à l'encontre des fois que vous voulez attendre la déclaration d'exécuter.Continuez à incrémenter le compteur et d'écrire une boucle ou si une condition que si votre compteur est atteint valeur spécifiée en boucle.
U
Umair_ali
Guest
vous pouvez utiliser ou registres à décalage comptoir ou vous pouvez utiliser la logique comme mux
if (signal_active)
...............
d'autre
..................
if (signal_active)
...............
d'autre
..................
J
jimmy_tag
Guest
la déclaration d'attente peuvent être synthétisés comme suit, mais seulement une fois dans le processus comme suit:
attendre rising_edge (CLK);en cas de retard, vous devez utiliser diviseur d'horloge, qui divise le conseil d'horloge freq-dire sur 24MHz pour vous dire la fréquence requise 1KHz générant des impulsions d'horloge avec 1ms délai (retard).
Vous pouvez utiliser le code synthétisés par moi sur mon blog.il est complètement synthétisable.
http://jimmy-embedded-cn-vhdl.blogspot.com/
attendre rising_edge (CLK);en cas de retard, vous devez utiliser diviseur d'horloge, qui divise le conseil d'horloge freq-dire sur 24MHz pour vous dire la fréquence requise 1KHz générant des impulsions d'horloge avec 1ms délai (retard).
Vous pouvez utiliser le code synthétisés par moi sur mon blog.il est complètement synthétisable.
http://jimmy-embedded-cn-vhdl.blogspot.com/