C
cvc_training
Guest
Quest for Scalable Verification => résultat:Questa OVMAvec la complexité toujours croissante de l'ASIC (et FPGAs), la tâche de vérifier eux est devenu un sans-dire faire l'activité.Compte tenu de la nécessité pour les différents niveaux de la réutilisation dans la conception et de vérification, un stand-still méthode de vérification ne pas tenir bon plus longtemps.Elle exige afflux continu de nouvelles idées,
de pensées et de technologies pour répondre aux besoins complexes.D'où la quête d'une vérification a été évolutif continu.Une série de nouvelles,
le chemin des techniques inédites ont vu le jour au cours de la dernière décennie pour faire face aux défis de vérification.Retour au standard IEEE 2005 comme norme SystemVerilog HDVL d'intégrer un grand nombre de ces technologies avec une saveur Verilog.Depuis SV a fait son chemin dans la plus langue préférée pour la conception d'ASIC et de vérification dans le monde entier.Toutefois maisons semi-conducteurs de pointe se sont rapidement rendu compte que l'utilisation de sa propre SystemVerilog peut conduire à sous-optimale des prestations en particulier dans la vérification.Cela est dû au fait que la langue est vaste et chaque équipe a pas assez de temps pour expérimenter avec le droit d'utilisation de modèle pour la tâche à accomplir.C'est la principale motivation derrière l'adoption d'une méthode de vérification - pour obtenir plus productif en moins de temps.
OVM comme l'a annoncé à la fin de
2007 ou au début 2008 se révèle être un très bon choix pour la construction de telles infrastructures évolutives de vérification comme elle l'a fait toutes les méthodes classiques, plus quelques-unes des fonctionnalités les plus avancées,
la preuve de la vérification des techniques telles que Virtual séquences,
des usines etc bonne chose à propos de OVM est, il est ouvert, et il ya un écosystème dynamique autour d'OVM.Nous à CVC ont une éternelle soif d'être au-dessus de tout nouveau test de vérification des technologies.Dans le cadre de Mentor s Questa Vanguard programme, CVC a eu le privilège de connaître la puissance du début des OVM avec un robuste, facile à utiliser, la plate-forme de vérification Questa!
Comme avec toute nouvelle technologie, l'adoption initiale nécessite des temps de rampe.Au cours de nos premiers engagements à la construction des environnements de vérification OVM conforme, nous sommes allés à travers une série d'étapes d'apprentissage.À la suite de cela, nous, à CVC a récemment composé une étape-par-étape OVM guide de démarrage rapide que nous partageons avec nos clients.Dans ce séminaire, nous avons un début d'aperçu de cette étape par étape, avec un simple paquet de-Serializer design.Nous marchons à travers les thèmes suivants:
SystemVerilog fonctions de vérification
OVM introduction
DUV - Paquet de-Serializer
Step-by-step OVM approche avec les morceaux de code
Faits saillants de Questa caractéristiques importantes qui nous ont aidé dans le processus
Résultats, résumé et perspectives d'avenir
Pour participer à ce séminaire: cliquez sur: Inscrivez-vous à CVC OVM avec Questa séminaire.
Si le lien ci-dessus ne t de travail,
veuillez envoyer un courriel à mailto: cvc.training (at) gmail.com;
? subject = CVC_OVM_Questa
S'il vous plaît inclure les renseignements suivants dans votre courriel.
Nom:
Nom de l'entreprise:
Officiel Email ID:
Contact Number:
Lieu: Bangalore CVC Office (Ground Floor)
Date: 2 août 2008, samedi, à 15,00 (3,00 h)
Ordre du jour: 1 heure de présentation suivie d'une démonstration rapide Q & A
de pensées et de technologies pour répondre aux besoins complexes.D'où la quête d'une vérification a été évolutif continu.Une série de nouvelles,
le chemin des techniques inédites ont vu le jour au cours de la dernière décennie pour faire face aux défis de vérification.Retour au standard IEEE 2005 comme norme SystemVerilog HDVL d'intégrer un grand nombre de ces technologies avec une saveur Verilog.Depuis SV a fait son chemin dans la plus langue préférée pour la conception d'ASIC et de vérification dans le monde entier.Toutefois maisons semi-conducteurs de pointe se sont rapidement rendu compte que l'utilisation de sa propre SystemVerilog peut conduire à sous-optimale des prestations en particulier dans la vérification.Cela est dû au fait que la langue est vaste et chaque équipe a pas assez de temps pour expérimenter avec le droit d'utilisation de modèle pour la tâche à accomplir.C'est la principale motivation derrière l'adoption d'une méthode de vérification - pour obtenir plus productif en moins de temps.
OVM comme l'a annoncé à la fin de
2007 ou au début 2008 se révèle être un très bon choix pour la construction de telles infrastructures évolutives de vérification comme elle l'a fait toutes les méthodes classiques, plus quelques-unes des fonctionnalités les plus avancées,
la preuve de la vérification des techniques telles que Virtual séquences,
des usines etc bonne chose à propos de OVM est, il est ouvert, et il ya un écosystème dynamique autour d'OVM.Nous à CVC ont une éternelle soif d'être au-dessus de tout nouveau test de vérification des technologies.Dans le cadre de Mentor s Questa Vanguard programme, CVC a eu le privilège de connaître la puissance du début des OVM avec un robuste, facile à utiliser, la plate-forme de vérification Questa!
Comme avec toute nouvelle technologie, l'adoption initiale nécessite des temps de rampe.Au cours de nos premiers engagements à la construction des environnements de vérification OVM conforme, nous sommes allés à travers une série d'étapes d'apprentissage.À la suite de cela, nous, à CVC a récemment composé une étape-par-étape OVM guide de démarrage rapide que nous partageons avec nos clients.Dans ce séminaire, nous avons un début d'aperçu de cette étape par étape, avec un simple paquet de-Serializer design.Nous marchons à travers les thèmes suivants:
SystemVerilog fonctions de vérification
OVM introduction
DUV - Paquet de-Serializer
Step-by-step OVM approche avec les morceaux de code
Faits saillants de Questa caractéristiques importantes qui nous ont aidé dans le processus
Résultats, résumé et perspectives d'avenir
Pour participer à ce séminaire: cliquez sur: Inscrivez-vous à CVC OVM avec Questa séminaire.
Si le lien ci-dessus ne t de travail,
veuillez envoyer un courriel à mailto: cvc.training (at) gmail.com;
? subject = CVC_OVM_Questa
S'il vous plaît inclure les renseignements suivants dans votre courriel.
Nom:
Nom de l'entreprise:
Officiel Email ID:
Contact Number:
Lieu: Bangalore CVC Office (Ground Floor)
Date: 2 août 2008, samedi, à 15,00 (3,00 h)
Ordre du jour: 1 heure de présentation suivie d'une démonstration rapide Q & A