Salut>

[vsrpkumar]

Salut
J'ai doubt.In ma conception ASIC, j'ai été informés que certains ports externes devraient être reliés par io.v.What est le sens exact de this.I suis begiiner dans design.I ASIC a été dit dans mon entreprise qu'elle connecté à IO de la cell.What-t-il vous mean.Thanking
VSRPKUMAR

 

[semiconductorman]

Kumar Hey,
Quand vous pensez à une puce ASIC, il ya 2 parties à prendre en considération
* Core
* I / O tampons
Core se compose de la logique de faire ce que jamais les fonctionnalités de votre puce.œuvres Genrally sur une tension plus faible (typiquement 3,3 V ou 1,2 V) pour économiser l'énergie.
I / O tampons sont utilisés pour connecter la base des broches externes.La raison pour laquelle cela doit être il ne peut être apprécié si vous pensez à la charge que ces nécessaires à la conduite.Ces cellules typicallly fonctionner sur la tension Highet.Permettez-moi savoir si vous avez besoin de plus d'infos

 

[vsrpkumar]

Donnez-moi quelques explanation.If u plus aucun document, s'il vous plaît vous upload.Thanking

 

[p_shinde]

ya plus d'explications ou de tout document explanining serait apprécié de begineers comme nous.

Je voudrais ajouter à la Q, que lorsque nous importons une conception de SoC Encounter, nous obtenons 3 choses

Haut Module
Noyau
Hard Macros

tout d'abord ce que ces r, pouvons-nous lthese 3 choses quel que soit le synthé fichier Verilog ?????

Merci à l'avance,
Prasad

 

[semiconductorman]

Malheureusement, je donot à l'heure actuelle ont tout document que je peux partager avec vous les gars mais je vais essayer de mettre plus d'infos sur ce sujet.
Quand on considère toute la conception qui doit être installé sur un ASIC.Vous aurez
Haut module -> C'est la logique serait que vous synthèse RTL.
I / O blocs -> nécessaire parce que la goupille de l'puces ont la capacité énorme et les petits transistors dans votre portes logiques ne seront pas en mesure de conduire ces charges énormes.Donc ce qui est généralement utilisé est une cascade de zones tampons afin de conduire ce tampons (avec des tailles de plus en plus connectés en série), qui conduirait les broches monde extérieur.
macros dur -> Il y aura des pièces de modèles que vous ne serez pas la synthèse (par exemple - un bloc de mémoire, convertisseur analogique / RF bloc, un vendeur de la propriété intellectuelle, etc), vous n'aurez pas toute RTL pour ces hardmarcos mais sont fournis pour vous directement.

Vous serez en mesure d'obtenir plus d'informations sur ces utilisant l'un des livres fondamentaux ASIC.

 

[p_shinde]

semiconductorman puis-je obtenir votre adresse e-mail, si possible.l'une des questions que j'ai pour SoC Encounter est que, chaque fois que faire, nous devons mettre ces macros dans ce noyau dur, c'est que le but de notre conception?

et comment décider quelle macro dur devrait être placé en haut, l'emplacement en bas???alors ce soft sur les macros?

d'attente pour les adresse e-mail ur aussi.

En vous remerciant,
Prasad Shinde

 

[vsrpkumar]

S'il vous plaît envoyer la réponse,
Alors que je peux aussi vous kow.Thanking
VSRPKUMAR

 

[semiconductorman]

Hmm ...Je vais essayer de faire ce aussi court que possible.code Vous RTL, vérifiez qu'il est fonctionnellement correcte assurez-vous capable de faire la synthèse sans avertissement / erreur => Vola ...vous avez votre macro doux prêt.Malheureusement, ce n'est pas le cas près de la finale de silicium ...Après tout tout ce que vous avez est une pièce de RTL.Tu as de la transformer en silicium qui consiste à cartographier votre conception dans une bibliothèque de routage de votre design (routage -> processus où toutes vos connexions b / w cellules standard sont effectués), la puissance de routage (puissance de routage DMV et VSS à toutes les cellules), clk routage etc ...Ensuite, vous pouvez planifier l'envoi de votre desing à la fonderie de silicium pour obtenir votre ..le produit final!.

Maintenant, il y aura des parties du dessin que vous n'avez pas de conception, mais vous pouvez acheter de quelqu'un d'autre ..Or, ce gars va dire qu'il ne veulent pas partager sa conception de RTL (sinon vous pouvez simplement copier l'ensemble de la conception

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Sourire" border="0" />

) Afin qu'il vous donne une hardmacro qui est ....par exemple si vous achetez dire un USB I / P de certains fournisseur externe ..il vous dira qu'il a une conception de cette bibliothèque qui prend alors le montant x de la zone, a un nombre y de broches.vous pouvez aller de l'avant et de prendre toute la conception de macro dur.Le reste de la conception est la vôtre si vous avez la liberté de placer les MST.cellules qui forment votre conception où vous voulez à condition qu'elles soient la configuration et maintenez équations (pantalons).Mais puisque vous ne comprenez pas le pantalon de l'hardmacro vous êtes obligé de garder tout le dessin sans déranger le placement.Votre base sera composée de la logique que vous avez créé et aussi les hardmacros que vous vous donner le produit final.

Où placer votre hardmacros est un dicission pris la parole Durning-plan de scène de votre conception.

Vous devez comprendre que pour que le produit final aux travaux de la hardmacro et la conception de votre interface devrait bien qui est l'esprit de tout designer arrière.

################################################## ###############
Vous pouvez m'envoyer un mail personnelle en cliquant sur semiconductorman qui apparaît sur le côté gauche à la main (juste au-dessus de l'image jpg) de ce poste.Je vais vous répondre et ainsi de beaucoup d'autres membres seront bien informés de ce groupe l'envoi de courriels personnels encontre de l'objectif de ce forum.

 

[vikadik]

Voilà une explication merveilleuse.Merci homme Semiconductor.