saturation de gain> dans la source commune Amplificateur

R

rage_speed

Guest
Salut,

la conception d'un amplificateur CMOS commune tsmc018 moyen d'une source (= niveau 49) le modèle MOS j'étais.

J'ai essayé d'augmenter le gain DC en réduisant l'overdrive de M1 et en conséquence augmenter ses W / L de maintien de la M1 courant constant à 20u.

W / L de M2 a été constante tout au long.

Mais le gain est devenu constant (~ 68,8) ci-dessous 140mV Overdrive.Quelqu'un peut-il expliquer pourquoi le gain saturé?

J'ai joint le schéma.

Merci d'avance
Désolé, mais vous avez besoin de connexion pour voir cette pièce jointe

 
Salut rage
Comment puis-je ouvrir votre schéma?Je mena dans lequel le logiciel?Comme vous ne cessent d'augmenter W / L de maintien de Id constante après un certain temps le transistor va en sous-région seuil de fonctionnement.C'est le point où vous pouvez obtenir le gain maximal du transistor pour un courant donné.Depuis maintenant la fonction de transfert du transistor est semblable à l'exponentielle transistor bipolaire et donc le GM devient une fonction comme Ic / Vt où Vt est la tension thermique.Alors W / L n'a pas d'effet aujourd'hui.Si vous souhaitez augmenter la GM En outre, il est nécessaire d'augmenter le courant.
Espérons qu'il explique.

 
@ Aryajur

Merci pour la réponse.

Veuillez me corriger si je me trompe.Pour entrer dans la région sous le seuil de la Vgs du MOS devrait être inférieure à la tension de seuil, mais comme je l'ai dit le gain est devenue constante au dessous de 150mV overdrive.

Ainsi, le MOS ne devrait pas avoir conclu région de faible inversion.

J'utilise "Cap Micro".J'ai joint un fichier d'épices de la même.

Merci
Désolé, mais vous avez besoin de connexion pour voir cette pièce jointe

 
rage Salut,
La sortie netlist pour les transistors MOS est à venir avec la source et de terminaux Drain inversés.Il ne faut pas question depuis MOS basse tension sont des dispositifs symétriques.
Donc à partir de la netlist il semble que vous maintenez la tension de grille constante à 0,5 V et tracer le gain AC.Alors je suppose que vous modifiez la taille de la M1 et resimulating et vérifier les changements de gain et après quelque temps vous voyez le gain saturer.Ai-je bien compris?

Pouvez-vous vérifier si M1 va en triode?Parce que si la tension de grille de M1 n'est pas réglée correctement en fonction de la taille de M1 soit M2 ou M1 irait en triode, qui devrait apparaître comme une diminution de gain.Mais vous dites que le gain n'est pas seulement la baisse de saturation?

 
aryajur a écrit:

rage Salut,

La sortie netlist pour les transistors MOS est à venir avec la source et de terminaux Drain inversés.
Il ne faut pas question depuis MOS basse tension sont des dispositifs symétriques.

Donc à partir de la netlist il semble que vous maintenez la tension de grille constante à 0,5 V et tracer le gain AC.
Alors je suppose que vous modifiez la taille de la M1 et resimulating et vérifier les changements de gain et après quelque temps vous voyez le gain saturer.
Ai-je bien compris?Pouvez-vous vérifier si M1 va en triode?
Parce que si la tension de grille de M1 n'est pas réglée correctement en fonction de la taille de M1 soit M2 ou M1 irait en triode, qui devrait apparaître comme une diminution de gain.
Mais vous dites que le gain n'est pas seulement la baisse de saturation?
 
rage Salut,
J'ai simulé le circuit que vous avez envoyé et je reçois les mêmes résultats.Ensuite, l'analyse de ce que je vois encore que, lorsque la taille est augmentée, le GM peut être augmenté, mais l'impédance de sortie du transistor réduit comme indiqué par la courbe ci-jointe.Cette chose que je pense provoquant la saturation de gain même si je ne sais pas quel effet secondaire est présent.
Désolé, mais vous avez besoin de connexion pour voir cette pièce jointe

 
Mais comment la résistance o / p dépend de la W / L du transistor MOS.

Il devrait dépendre LAMBDA et de l'Aïd, je suppose.Ou est-ce une première approximation d'ordre général?

Et comment avez-vous tracé la résistance de sortie.J'ai essayé de tracer VDS / Id mais je reçois un terrain différent.

 
rage_speed a écrit:Et comment avez-vous tracé la résistance de sortie.
J'ai essayé de tracer VDS / Id mais je reçois un terrain différent.
 
Il semble que votre impédance de sortie tombe à cause de substrat de courant induite par effet de corps.Pouvez-vous vérifier si vous avez leackage actuelle en vrac vous?

 
la raison donnée par arajur (GAIN sous le seuil de saturation) est vrai.Cependant, ici nous avons à parler FAIBLE INVERSION la région, non sous le seuil.Toutefois, les équations exponentielles maintenir dans cette région, de sorte que le gain est dans le formulaire d'identification / nvt où n est un paramètre caractéristique du processus, à savoir le facteur de pente ".
J'espère que je suis autorisé vos idées.

 
rage Salut,
C'est en se tournant vers une discussion intéressante.Je veux obtenir la racine de la cause de ce.Il pourrait y avoir une ou deux choses que nous devons analyser:
1.Le transistor atteignant faible inversion et le comportement exponentielle?Je ne pense pas que ce devrait être le cas, mais seulement à exclure que je vais tracer le journal d'ID vs vgs de voir comment cela se regarde dans la région nous évoluons.
2.Est-ce une incidence secondaire due à l'évolution de la tension de grille depuis la tension de grille serait influencer le canal et les influences l'impédance de sortie normalement.
3.Nous avons besoin de vérifier le courant de substrat comme Monya suggéré.

Idéalement de la 1ère commande équation loi du carré du gain devrait augmenter depuis ro devrait rester la même et GM est en augmentation, mais de toute évidence quelque seconde affecter l'ordre Suttle qui est là dans le modèle de transistor, mais nous ne cherchons pas à affecte le résultat.

Je reviendrai sur ce après une analyse plus aujourd'hui.

 
rage Salut,
Alors j'ai vérifié toutes choses.Il n'y a pas de courant.La raison pour laquelle le gain sature parce que le GM cesse de croître au taux, il est censé le faire.

going into sub-threshold.

La raison en est effectivement le transistor va
en sous-seuil.
Pour prouver cela, je tracé le journal de Vgs vs Id.Ci-joint ce graphique pour les deux tailles de transistor que vous utilisez.De l'intrigue, nous pouvons voir que votre région d'exploitation pour les deux transistor est sous le seuil.
Je sais de la VTH0 et Vgs valeurs qu'elle ne tient pas debout.Mais la Ve réelle dans un modèle BSIM est une fonction très compliquée afin de la simulation, nous voyons que nous entrons dans la région sous le seuil de sorte que le gain sature.
Désolé, mais vous avez besoin de connexion pour voir cette pièce jointe

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top