signal clk mondiale de la rétrogradation à la normale, en Actel Libero

B

buenos

Guest
salut

il
s'agit d'un problème commun, que le synthétiseur ou le p & r assigne programme normal des signaux d'horloge des réseaux à l'échelle mondiale (en raison de la grande fanout sur elle), et il ne permet pas à moi d'attribuer le signal à la broche que je voulais, il ne permet me de l'attribuer à l'un des rares mondiale capable pins.Normalement, on peut remplacer ce, en précisant que le signal
n'est PAS A GLOBAL.C'est le signal de rétrogradation.

Je sais comment faire avec Xilinx (haut niveau VHDL, attribut buffer_type ...), mais maintenant je travaille dans le ACTEL développement logiciel, et je dois faire une rétrogradation, mais je ne sais pas comment faire.
probablement, je dois écrire dans un fichier de la contrainte, mais lequel?et quelle est la syntaxe?s'il vous plaît dites-moi un exemple.

 

Welcome to EDABoard.com

Sponsor

Back
Top