S'il vous plaît expliquer la différence entre ces deux op-ampères 2stag

Y

yonzzan

Guest
<img src="http://images.elektroda.net/61_1171645573.JPG" border="0" alt="Please explain difference between these two 2stag op-amps" title="S'il vous plaît expliquer la différence entre ces deux op-ampères 2stag"/>

<img src="http://images.elektroda.net/91_1171326283.gif" border="0" alt="Please explain difference between these two 2stag op-amps" title="S'il vous plaît expliquer la différence entre ces deux op-ampères 2stag"/>

Ajouté après 4 minutes:Sur la première, NMOS est connecté au 1er stade, alors que PMOS est connecté au 1er étage dans le second.Comment fonctionne l'effet de changement à cette circuits?

 
Le 2e cycles de l'ADC sont à la fois source commune (CS) étapes.Pourrait être le NMOS ou PMOS scène CS.Afin que les deux fonctionnent.

 
Salut yonzzan,
A switched-capacitor-niveau du levier de vitesses est utilisée dans Cicuit premier dans l'ordre d'utiliser le transistor NMOS que les périphériques d'entrée des deux étapes (Puisqu'il ya deux trs PMOS. TRS et les trois NMOS. Empilés dans la première étape, le CM tension de sortie du première étape est généralement beaucoup plus grande que Vtn (tension de seuil du dispositif NMOS), mais suffisamment bas pour conduire un PMOS comme dans le second diagramme. Toutefois, si une structure cascode plié est utilisé comme la première étape, ce problème ne va pas se produire) .Cela est dû à la mobilité habituelle supérieur => Enseignement supérieur gm => vitesse plus élevée des dispositifs NMOS par rapport à leurs homologues PMOS.Toutefois, dans de nouvelles applications à basse tension, disons inférieure à 1,2 V, pas de décalage de niveau est nécessaire, car la tension de sortie de la première étape serait approprié pour un périphérique d'entrée NMOS de la deuxième étape.D'autre part, ce décalage de niveau spéciale limite l'utilisation de ce circuit pour des applications échantillonné, où l'AMP travaille dans une phase et se réinitialise en coordination avec les autres (commuté. Structures produisent généralement pépins si elles sont appliquées à des applications en temps continu qui est pas tolérable dans de nombreuses applications).
BTW, il semble qu'il manque quelque chose dans le deuxième circuit.Aucun plafond d'indemnisation.existe dans ce schéma!(peut-être il n'est pas dessiné de simplification)

Observe,
EZT

 

Welcome to EDABoard.com

Sponsor

Back
Top