S'il vous plaît m'aider avec mon design - Je suis totalement d'idées

K

krishnanice

Guest
Bonjour PPL. J'essaie de présenter ma conception à 4PCB.com gars et avant je fais cela, je dois soumettre mes fichiers Gerber (R274X) à www.freeDFM.com . Quand je lance la vérification RDC en cadence, je n'ai obtenu aucune erreur mais lorsque j'ai présenté ma conception à ces gars-là, je suis toujours trouvé les mêmes erreurs, indépendamment des changements que je fais. J'utilise 15,2 Cadence. S'il vous plaît m'aider Voici le lien pour les erreurs https://www.freedfm.com/freedfm/0009522901513742/results/summary2.htm J'ai vraiment donot comprendre le problème. Je vous serais reconnaissant de votre aide. Krishna
 
Vous n'avez probablement pas de configuration des règles de conception vérifier correctement. Lisez d'abord au site de PCB fabricants quel genre de contraintes de largeur, de congé, etc qu'ils ont et définissez vos règles de conception en conséquence. Dégagement min par exemple 10mil, largeur minimale 10mil. Chacune de ces images dans leur rapport vous indique exactement où l'erreur est, tout ce que vous avez à faire est de lire et vérifier la conception. [Citer] Dégagement insuffisant Vernis épargne (11 violations) Conditions: Nous demandons un minimum de 0.003 grande que la pastille de cuivre associé "dédouanement soldermask Ceci est réalisé par un relief soldermask 0.006.". Résolution: Bien trop petit soulagement peut causer votre pads pour être partiellement couverts par soldermask, un trop grand dégagement peut provoquer des traces d'être exposés, provoquant des problèmes lors du montage. La meilleure méthode est de mettre tous vos reliefs soldermask 0,006 po plus grand que leur pad associé. Insuffisant Strié (6 violations) Conditions: Nous demandons un minimum de 0.005 "anneau pour les vias, un minimum de 0.007" pour les trous de composant. Résolution: Tous les forfaits fournir cette mise en page comme une vérification DFM. Réglage suffisante anneau dans votre logiciel de mise en page est la méthode préférée, comme l'espacement de cuivre sera maintenue. [/Quote]
 
Vos pièces sont construites en utilisant des paramètres que l'Boardshop ne pouvons pas accepter, (sur la bague 5 annulaire mil beaucoup de magasins se plaignent pas - mais les dégagements soldermask manquantes sont une erreur) - votre option facile - laissez la boutique du conseil corriger ces - mais gardez à l'esprit que vous devez revenir en arrière et corriger vos symboles et padstacks. SIGINT
 
Bonjour Krishna, il peut être possible que le logiciel de conception ur ne contient pas ce type de chèque (anneau egannular). Et qui est évident, car elles sont très spécialisés DFM checks.So, avant d'envoyer au fabricant, u doit appliquer ces contrôles à l'UR conception si tu veux une bonne qualité des PCB. Si la cadence est d'avoir ce type de contrôles, alors sa bonne contraire u besoin d'aller pour tout logiciel de DFM. Cordialement,
 
Sinisa, Signit et Abhi, Merci beaucoup pour vos réponses. Il m'a vraiment aidé à comprendre ce qui se passait exactement. Enfait, je ne suit pas exactement la rétroaction des gars 4PCB. Quoi qu'il en soit, j'ai modifié les anneaux annulaires et en cadence. Il existe un outil appelé DFA vérifier vertu de l'article Manufacture. En cela, tous les parametrs défaut peut être défini. Nous devrions d'abord cliquer sur AUDIT RUN et ensuite explorer les violations. Ensuite, ce sera exactement le point de la position de l'erreur et apprently, erreur peut être corrigée. Je suis sûr que vous pourriez déjà être au courant de ce qu'il est cependant une information pour les utilisateurs sans vice. Une dernière chose, j'ai quelques problèmes avec des erreurs XD. J'ai joint les captures d'écran. quand il est en PP, j'avais compris que je l'ai changer le NIP à NIP espacement dans la section des contraintes, mais je n'ai pas exactement se XD (Si vous voyez les fichiers joints - XD est à l'intérieur des condensateurs et aussi dans les autres régions) . Je n'ai jamais compris ce que c'est exactement. J'ai essayé de modifier toutes les contraintes et il n'a jamais travaillé. Aussi quand je lance la vérification du DFAE, il est dit que «l'orientation composant a tort", mais je ne suis pas en mesure de trouver la solution. L'aide est appréciée. Merci!
 
Bonjour PPL. J'essaie de présenter ma conception à 4PCB.com gars et avant je fais cela, je dois soumettre mes fichiers Gerber (R274X) à www.freeDFM.com . Quand je lance la vérification RDC en cadence, je n'ai obtenu aucune erreur mais lorsque j'ai présenté ma conception à ces gars-là, je suis toujours trouvé les mêmes erreurs, indépendamment des changements que je fais. J'utilise 15,2 Cadence. S'il vous plaît m'aider Voici le lien pour les erreurs https://www.freedfm.com/freedfm/0009522901513742/results/summary2.htm J'ai vraiment donot comprendre le problème. Je vous serais reconnaissant de votre aide. Krishna
 
Vous n'avez probablement pas de configuration des règles de conception vérifier correctement. Lisez d'abord au site de PCB fabricants quel genre de contraintes de largeur, de congé, etc qu'ils ont et définissez vos règles de conception en conséquence. Dégagement min par exemple 10mil, largeur minimale 10mil. Chacune de ces images dans leur rapport vous indique exactement où l'erreur est, tout ce que vous avez à faire est de lire et vérifier la conception. [Citer] Dégagement insuffisant Vernis épargne (11 violations) Conditions: Nous demandons un minimum de 0.003 grande que la pastille de cuivre associé "dédouanement soldermask Ceci est réalisé par un relief soldermask 0.006.". Résolution: Bien trop petit soulagement peut causer votre pads pour être partiellement couverts par soldermask, un trop grand dégagement peut provoquer des traces d'être exposés, provoquant des problèmes lors du montage. La meilleure méthode est de mettre tous vos reliefs soldermask 0,006 po plus grand que leur pad associé. Insuffisant Strié (6 violations) Conditions: Nous demandons un minimum de 0.005 "anneau pour les vias, un minimum de 0.007" pour les trous de composant. Résolution: Tous les forfaits fournir cette mise en page comme une vérification DFM. Réglage suffisante anneau dans votre logiciel de mise en page est la méthode préférée, comme l'espacement de cuivre sera maintenue. [/Quote]
 
Vos pièces sont construites en utilisant des paramètres que l'Boardshop ne pouvons pas accepter, (sur la bague 5 annulaire mil beaucoup de magasins se plaignent pas - mais les dégagements soldermask manquantes sont une erreur) - votre option facile - laissez la boutique du conseil corriger ces - mais gardez à l'esprit que vous devez revenir en arrière et corriger vos symboles et padstacks. SIGINT
 
Bonjour Krishna, il peut être possible que le logiciel de conception ur ne contient pas ce type de chèque (anneau egannular). Et qui est évident, car elles sont très spécialisés DFM checks.So, avant d'envoyer au fabricant, u doit appliquer ces contrôles à l'UR conception si tu veux une bonne qualité des PCB. Si la cadence est d'avoir ce type de contrôles, alors sa bonne contraire u besoin d'aller pour tout logiciel de DFM. Cordialement,
 
Sinisa, Signit et Abhi, Merci beaucoup pour vos réponses. Il m'a vraiment aidé à comprendre ce qui se passait exactement. Enfait, je ne suit pas exactement la rétroaction des gars 4PCB. Quoi qu'il en soit, j'ai modifié les anneaux annulaires et en cadence. Il existe un outil appelé DFA vérifier vertu de l'article Manufacture. En cela, tous les parametrs défaut peut être défini. Nous devrions d'abord cliquer sur AUDIT RUN et ensuite explorer les violations. Ensuite, ce sera exactement le point de la position de l'erreur et apprently, erreur peut être corrigée. Je suis sûr que vous pourriez déjà être au courant de ce qu'il est cependant une information pour les utilisateurs sans vice. Une dernière chose, j'ai quelques problèmes avec des erreurs XD. J'ai joint les captures d'écran. quand il est en PP, j'avais compris que je l'ai changer le NIP à NIP espacement dans la section des contraintes, mais je n'ai pas exactement se XD (Si vous voyez les fichiers joints - XD est à l'intérieur des condensateurs et aussi dans les autres régions) . Je n'ai jamais compris ce que c'est exactement. J'ai essayé de modifier toutes les contraintes et il n'a jamais travaillé. Aussi quand je lance la vérification du DFAE, il est dit que «l'orientation composant a tort", mais je ne suis pas en mesure de trouver la solution. L'aide est appréciée. Merci!
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top