simulation condensateur HFSS

[slickbomb8]

Salut à tous,

Quelqu'un at-il réussi à simuler plaques parallèles (carré) condensateurs en HFSS?

J'ai créé deux feuilles avec les limites PEC cond.pour représenter les plaques, et créé entre eux une feuille rectangulaire reliant les deux plaques.Je l'ai donné localisée excitation port.J'ai essayé de rendre le port localisée reliant les centres des plaques, et également déplacé le port localisée loin du centre des plaques vers les bords.

J'ai aussi essayé de modéliser les plaques comme rectangles PEC pour donner une faible épaisseur de la plaque, au lieu de feuilles.

Par rapport à la formule simple pour le condensateur à plaques parallèles, je n'ai pas été en mesure d'extraire la capacité à droite, à partir de C = 1 / (2 * pi * im (Z11)).Je sais qu'il pourrait y avoir des champs bordant à l'œuvre ici, mais j'ai fait les zones plaque de très gros par rapport à la distance de séparation.Ma capacité extrait est follement hors ce qui est attendu à partir du modèle de base.Quelqu'un peut-il donner quelques conseils?

 

[e_m_c]

Pouvez-vous montrer plus de détails sur la structure?Taille?

 

[slickbomb8]

Un exemple serait de deux feuilles de 30mm x 30mm PEC et de l'espacement de 0,5 mm écart, simulant à 1 GHz.Avec des plaques de condensateur 3D modélisée par case, je ferais 30mm x 30mm x 0.5mm avec un matériau CPE.airbox rayonnement est supérieur à longueur d'onde / 4 (0,3 m) dans toutes les directions de ma structure.port Lumped est rectangle avec des dimensions de 0,5 mm x 0,5 mm, reliant les deux plaques.ligne le terminal du port de fin regroupées à la fin.

Peut-être que cette fréquence n'est pas bon pour les dimensions de mon condensateur, mais si je ne sais pas pourquoi.En général, il est une règle de pouce de car lorsque HFSS ne donne pas des résultats précis pour une fréquence spécifique par rapport à la taille de ma structure?