SoC Encounter

[cooldude040]

J'ai vu un JKFF en Verilog netlist avant d'importer un modèle, mais après l'importation d'un dessin ou modèle n'existe pas JKFF pourquoi??

S'il ya JKFF dans une netlist puis shud être là, dans notre conception aussi bien?poids do u dire????

 

[visualart]

U Mey interdire l'JKFF lorsque le circuit ont été synthétisés.
tels que le commandement de la conception de compiler ---- set_dont_use JK **

 

[cooldude040]

Si nous donnons cette commande, puis la fonctionnalité tout est changée BCZ droite, s'il ya une connectivité entre JKFF et un autre composant, puis il pourrait y avoir un droit de problème?
Ainsi pouvons-nous y supprimer cette JKFF alors ??......
Si la fonctionnalité est changée, puis il est difficile pour le concepteur backend pour concevoir le droit?Donc, si u retirer JKFF alors que dire de la connectivité entre JKFF et un autre composant?
Répondre moi ........