SRAM nouveau

[mech]

Quelqu'un peut-il me dire les frais généraux de couper un grand mémoire (SRAM) en deux petite mémoire (SRAM).Par exemple, si je diviser un SRAM 2K en deux 1K SRAM, j'ai deux fois la bande passante.Le sujet de la façon dont les frais généraux, comme la logique bist, ATE Durée du film etc

Merci.

 

[mech]

Anyone can help?

 

[johnz]

superficie de deux 1k SRAM est plus grand que 2k SRAM raison de l'augmentation des lignes et la logique de décodage des colonnes.

 

[dr_dft]

Si la topologie du 2 instances de la SRAM 1k est la même que la SRAM 2k, théoriquement, la logique bist peut être identique dans les deux cas, et la durée du test serait identique.
Si vous divisez la largeur 2k SRAM-sage, où chaque instance 1k SRAM a la moitié des bits de données que le SRAM 2k, alors vous pouvez conduire la moitié supérieure des données bist à une instance et la moitié inférieure de l'autre instance, sans changement dans le contrôleur bist.Avec quelques modifications dans le contrôleur bist, vous pouvez tester à la fois 1k-SRAM simultanément, sauf quelques zone bist.
Si vous divisez la profondeur 2k SRAM-sage, où chaque instance 1k SRAM a la moitié de l'espace d'adressage que la SRAM 2k, alors vous pouvez utiliser le bit de poids fort bist d'adresses pour sélectionner ce qui 1k exemple SRAM vous accédez sans changement dans le contrôleur bist à nouveau.Avec quelques modifications dans la logique bist, vous pouvez tester les 2 instances simultanément, réduisant le temps d'essai ATE.

 

[Thomson]

Salut, dr_dft,
si je mettre en œuvre un système à trois SRAM de 512 octets comme une méthode et avec six 512-SRAM octets comme l'autre méthode, alors comment sur le coût de test?Est-ce que cette dernière méthode est le coût des tests ajouter à la précédente?Ici, font abstraction des coûts tester les autres logiques '!Thomson

 

[dr_dft]

Salut Thomson,
Cela dépend vraiment si vous testez la série ou tous les SRAM SRAM en parallèle.Si vous les tester en série, la durée du test sera multiplié par le nombre de cas.Si vous les tester simultanément, vous devez ajouter une certaine logique BIST supplémentaire, mais la logique supplémentaire n'est pas trop grande.
La plupart des outils d'insertion BIST ces jours-ci (LogicVision, Mentor Graphics, etc) vous permettent de construire un contrôleur BIST qui peuvent tester toutes les instances simultanément, donc si vous pouvez vous permettre la logique d'appoint, il vous permet d'économiser en temps de test, et donc le coût des tests .

 

[Thomson]

dr_dft a écrit:

Salut Thomson,

Cela dépend vraiment si vous testez la série ou tous les SRAM SRAM en parallèle.
Si vous les tester en série, la durée du test sera multiplié par le nombre de cas.
Si vous les tester simultanément, vous devez ajouter une certaine logique BIST supplémentaire, mais la logique supplémentaire n'est pas trop grande.

La plupart des outils d'insertion BIST ces jours-ci (LogicVision, Mentor Graphics, etc) vous permettent de construire un contrôleur BIST qui peuvent tester toutes les instances simultanément, donc si vous pouvez vous permettre la logique d'appoint, il vous permet d'économiser en temps de test, et donc le coût des tests .

 

[dr_dft]

Manuels d'utilisateur de LogicVision ou un mentor Tools va vous montrer comment mettre en place l'insertion BIST.Jouer avec les outils et parler à des effets indésirables est la meilleure façon d'obtenir plus tard.
Bonne chance.

 

[eeeraghu]

dépend de la lecture / écriture de la logique, ici aussi lorsqu'il est divisé les données et les chemins de l'adresse et même les augmentations de logique de contrôle.Il ya donc une utilité, mais en utilisant à la place deux béliers utiliser un seul en doublant le chemin de données, c'est à dire si elle était de 8 bits de largeur maintenant utiliser les 16 bits.

observe