R
rave1786
Guest
Je suis en train de faire la mise en uvre de vhdl SSD que mon projet btech
mon objectif est spartiate 3e bord
i ont été en mesure de concevoir un générateur de séquence PN, un modulateur et un démodulateur BPSK.
la sortie de BPSK demoduator a un léger décalage wrt BPSK à l'entrée du modulateur.
pn ma séquence est de 16 bits et occupe exactement un message bit.
après démodulation BPSK i à despread le signal et le problème vient ici
la façon de multiplier le signal codé avec pn séquence.
i visées certains sont venus à travers la théorie et les termes d'acquisition de signaux et de suivi.
l'un peut me dire comment les mettre en uvre de vhdl.
Je suis dans le besoin que
j'ai présenter mon rapport en dix jours.
merci
<img src="images/smiles/icon_neutral.gif" alt="Neutre" border="0" />
mon objectif est spartiate 3e bord
i ont été en mesure de concevoir un générateur de séquence PN, un modulateur et un démodulateur BPSK.
la sortie de BPSK demoduator a un léger décalage wrt BPSK à l'entrée du modulateur.
pn ma séquence est de 16 bits et occupe exactement un message bit.
après démodulation BPSK i à despread le signal et le problème vient ici
la façon de multiplier le signal codé avec pn séquence.
i visées certains sont venus à travers la théorie et les termes d'acquisition de signaux et de suivi.
l'un peut me dire comment les mettre en uvre de vhdl.
Je suis dans le besoin que
j'ai présenter mon rapport en dix jours.
merci
<img src="images/smiles/icon_neutral.gif" alt="Neutre" border="0" />