Static RAM cellules

[spartacus2]

Dans les cellules SRAM, nous avons l'habitude de précharge des lignes de bits.Nous pouvons utiliser les appareils de type p à la précharge à plein DMV.Mais faut-il améliorer seulement les écritures et lectures à la logique 1, et rend l'accès mémoire lente pour la logique 0?
Comment pouvons-nous gérer la situation?

 

[laglead]

certains frais de conception de la ligne de bit à la DMV / 2 au lieu de la DMV