Strange problème du blocage PLL?

[cqmyg5]

Bonjour,

Je suis l'essai d'un PLL 2.4G.
Cette PLL Impossible de verrouiller le cas juste après la mise sous tension, et VCO libre fonctionner à 2480MHz, vtune = 0V.Quand je increse deux VCO en cours et le réglage de la PAC de VCO, PLL peut maintenant verrouiller en 2400-2490MHz.Après cela, je decrese deux VCO en cours et le réglage de la PAC de vco à la valeur initiale, alors le PLL peut également verrouiller 2400-2490MHz.

Pourquoi le PLL peut serrure une fois qu'elle a été augmenté, puis diminué en cours et de la PAC, puisque la valeur est la même que c'est juste après la mise sous tension?

Merci!

 

[Analog_starter]

Pour un circuit PLL, vous devez vérifier les caractéristiques de la boucle.
Matlab est un bon choix.

 

[purefen]

Cher:
La sortie de puissance surfacique doit être vérifié en premier.Si le travail VFI correctement, le vtune doit être élever.Parce que dire que u vtune ur est toujours à zéro après mise sous tension.