Synopsys est VMM et AVM Mentor

[davyzhu]

Salut à tous, je veux utiliser SystemVerilog pour construire la prochaine génération de mon banc d'essai. Et j'ai trouvé Synopsys offrir VMM tout Mentor offrir AVM. N'importe qui peut donner quelques commentaires sur ces méthodes deux? Ou sont-ils semblables? Je ne sais pas si VMM Synopsys est document ouvert et le code open source. L'AVM Cookbook / code source, vous pouvez télécharger une copie gratuite à partir de: http://www.mentor.com/products/fv/_3b715c/cb_dll.cfm Cordialement, Davy

 

[anant]

VMM est plus comme le système manuel de référence Verilog, il parle des règles de codage, des recommandations et des règles. AVM est la méthodologie de vérification au sujet duquel vous pouvez utiliser pour n'importe quel langage.

 

[vizpal]

VMM et AVM sont à la fois des méthodes de vérification des bases de classe ... VMM n'est pas open source, mais AVM est open source! AVM utilise des concepts TLM pour la communication entre les blocs de banc d'essai tout en VMM utilise beaucoup les boîtes aux lettres premières et des trucs ... Mais, à la fois y at-il avantages et les inconvénients! Vous pouvez également essayer OVM qui est URM + AVM, des trucs beaucoup plus intéressant!! : D OVM est open source ...

 

[aji_vlsi]

Salut,

Ce n'est pas vrai - VMM utilise les canaux - très semblable à tlm_fifo d'AVM. Il a intégré rappels aussi - beaucoup plus puissant que boîte aux lettres ordinaire.

Vous pouvez également essayer OVM qui est URM + AVM, des trucs beaucoup plus intéressant!! : D OVM est ouvert citant ...[/source] Je recommande que les OVM AVM Si le démarrage de nouvelles. Mais souvenez-vous OVM / AVM / URM est nouveau et immatures contre VMM. VMM est open source pour tout "utilisateur réel" - comme vous pouvez obtenir le code source de votre utilisation! Ajeetha, CVC www.noveldv.com

 

[0xffff]

Je pense que AVM est meilleure.

 

[straw]

Je pense, cela dépend de votre outil que vous utiliserez,