Synthèse Aide: en Verilog codes

[Aravind]

Salut les amis
i écrit une matrice en utilisant les codes multication $ readmemb commande (lecture de file.txt). faire la synthèse de ce code?

Comment faire pour écrire le code Verilog pour l'intérieur même matrice de file.txt dans Mem LUT ou ROM.

S'il vous plaît aidez-moi.
prendre même plusieurs de code de matrice 3x3 avec comme 1X3 dans Verilog et la réponse bientôt
Merci

 

[moneychaser]

readmemb $ n'est synthétisable avec Synplify.Aucun autre outil sera le synthétiser autant que je sache.

 

[Anjali]

d'abord, un code Verilog pour multiplicateur i / o et / ports p p.faire la synthèse.alors un environnement de haut niveau qui passe de l'IPS ips.txt (pouvez utiliser $ readmemb) à la netlist.

 

[jarhaur]

Salut

La tâche readmemb $ n'est pas synthétisable de codage.
L'outil de synthèse RTL prend uniquement en charge le codage stlye mais le comportement de codage.Le comportement est le style de codage describation de haut niveau qui utilise à l'étape de vérification.

Si vous souhaite d'avoir un stockage avec la valeur par défaut, vous pouvez la mettre en œuvre par FF avec asynchrone RESET / SET.Après la réinitialisation est relâché, le stockage aura la valeur par défaut diresed.

Si votre conception est complétée par le FPGA, vous pouvez utiliser la ROM interne.

http://toolbox.xilinx.com/docsan/data/alliance/pft/pft2_4.htm

 

[zhustudio]

Il ya deux façons de mettre en œuvre votre modèle sans readmemb $.
1.Utilisez ROM pour stocker la valeur de la matrice et lecture de chaque valeur à l'adresse spécifique.Il aura besoin d'un compilateur de mémoire de la fonderie bibliothèque ASIC ou FPGA IP à partir du fournisseur.Vous pouvez utiliser la mémoire du compilateur Artisan ou Xillinx Coregen de générer instantanément ROM et de donner la valeur ROM dans votre fichier txt.
2.Utilisez Tiehi et la cellule TieLow de donner une valeur constante.Il permettra d'économiser plus de surface que DFFs.Et il sera facile d'être modifié en métal modifier stade final de l'OCE.

readmemb $ ne peuvent pas être synthétisés dans des outils communs.Ainsi, l'utilisation méthodes ci-dessus.

Good Luck

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Sourire" border="0" />

 

[Aravind]

Salut zhustudio
que la GI réponse attendait.u me claires.
par i besoin d'un programme des exemples de rom et comment importer les données de la ROM vers la mémoire RAM et comment le portmap.
simple exemple que m'a clairement plus

 

[zhustudio]

Salut Aravind,
Je ne dispose pas de tutoriel plus général de l'instance ROM.Pour la conception ASIC, Mémoire différentes du compilateur affectées à différents usages.Mais souvent, il vous sera demandé de fournir le fichier ROM (fichier txt) pour le compilateur de mémoire et il vous donnera la simulation du modèle, à la liberté, et les fichiers GDSII LEF.

Pour FPGA, l'utilisation de Coregen, Xilinx.Vous pouvez afficher l'aide.Il est simple.

Et vous souhaitez importer les données de la ROM de RAM?
Qu'est-ce que votre moyenne?Pouvez-vous décrire clairement?
Je suis désolé pour ma compréhension.

 

[Aravind]

Oui exact.Je veux importer des données de la ROM en RAM.
parce ROM est à l'intérieur ou l'extérieur de la puce.Je veux l'importer vers la mémoire RAM. et l'accès que les données de la RAM.
comment il instancitate.comment écrire du code pour cela.
Merci