Synthèse de la ligne à retard

[steven852]

Salut, je voulais à la synthèse d'une ligne de retard, par exemple, retard 2ps dans une bibliothèque standard, dans mon module. Après la compilation, tout semblait trouver, sauf que la ligne de retard n'était pas en place. Aucune erreur n'a été signalé. J'étais perplexe pourquoi il ne s'est pas présenté. Alors j'ai fait un autre module très simple ne contient qu'une ligne de retard que la connexion d'entrée et de sortie. Il n'y avait toujours pas de mise en ligne de retard, mais la conception de compilateur retourné un avertissement dit "entrée est connectant directement à la sortie». Comment expliquer cela et comment la synthèse de la ligne de retard?

 

[jackson_peng]

utiliser la commande set_min_delay ajouter contraignent sur le chemin de retard; pour l'alimentation-througth chemin, utilisez set_fix_multiport d'ajouter du tampon sur la traversée ..

 

[steven852]

Merci. Si vous utilisez la commande * set_ à Washington DC, génèrent-elles de matériel supplémentaire après la synthèse? Aussi, je ne veux savoir pourquoi ce retard ne s'est pas présenté. Une aide supplémentaire est appréciée. Merci