D
Dhans
Guest
ce qui est la synthèse?pourquoi nous avons besoin de le faire?
si la synthèse est la première ou de simulation?
si la synthèse est la première ou de simulation?
Navigation
Install the app
How to install the app on iOS
Follow along with the video below to see how to install our site as a web app on your home screen.
Note: This feature may not be available in some browsers.
More options
You are using an out of date browser. It may not display this or other websites correctly.
You should upgrade or use an alternative browser.
You should upgrade or use an alternative browser.
R
rebelle
Guest
synthèse est si les outils présents peuvent donner un sens de code ur, il ie.transform de flops, portes logiques, mémoires, etc ou non.
N
no_mad
Guest
Salut,
Synthèse (en une explication simple) est le stade dans le flot de conception où u ur de traduire du code HDL (RTL) dans les portes.
Pour répondre à ur troisième Q, je pense que u doit avoir besoin de connaître et comprendre ASIC / FPGA flot de conception.<img src="http://www.edaboard.com/images/smiles/icon_wink.gif" alt="Clin d'il" border="0" />
Synthèse (en une explication simple) est le stade dans le flot de conception où u ur de traduire du code HDL (RTL) dans les portes.
Pour répondre à ur troisième Q, je pense que u doit avoir besoin de connaître et comprendre ASIC / FPGA flot de conception.<img src="http://www.edaboard.com/images/smiles/icon_wink.gif" alt="Clin d'il" border="0" />
R
Rama Reddy kodanda
Guest
La synthèse est un processus de conversion de description de haut niveau (HDL) d'un dessin en une représentation au niveau porte optimisé (Netlist) a donné une bibliothèque de cellules standard et certaines contraintes de conception.
C
CMOS babe
Guest
Cette étape vient après l'entrée HDL et est effectuée par un outil de synthèse. Si vous utilisez Xilinx ISE libre, un outil de synthèse appelé XST est utilisé facilement par le biais du projet navicator de l'interface graphique du.Vous pouvez télécharger ISE de www.xilinx.com et lire le guide XST, puis écrire du code VHDL et double cliquez sur le processus de synthèse et de regarder le fichier journal que vous recevez.