SystemC

[SivabalanBalasundram]

Bonjour ..J'ai ma VHDL d'utilisateur et un nouveau I de SystemC.Je vais utiliser SystemC pour mon projet et je m avoir une certaine compréhension problème comment fonctionne SystemC.Auparavant, en VHDL nous avons juste besoin de créer un code unique de notre conception simple comme additionneur, multiplexeur et etc. Cependant, je suis un peu confus dans les exemples que j'ai mentionnés sur le web pour SystemC.Je ne comprends pas pourquoi nous avons besoin de 3 fichiers (code SystemC, banc d'essai, et le fichier de simulation) pour un seul dessin doit être exécuté dans Visual C 6.0 pour SystemC.

http://www.cs.ucr.edu/ ~ vahid/sproj/SystemCLab/lab1a.htm

Je comprends le code C système, car il est similaire au code VHDL l'Cependant je ne comprends pas comment générer / créer le banc d'essai et le fichier de simulation.! Avons-nous pour créer ces 2 fichiers (banc d'essai, et le fichier de simulation) ou Y at-il de façon qu'elles puissent être générés ..S'il vous plaît quelqu'un m'aider!

 

[rakesh_aadhimoolam]

Salut ..........

si elle est systemC ou VHDL ou Verilog ........ vous avez toujours besoin d'un banc d'essai pour valider le résultat ............. ok

Je pense que vous pourriez avoir travaillé en VHDL sur la plateforme ModelSim où vous ne peut exiger une bancs d'essai à écrire ..... au lieu d'insérer directement les valeurs ......

Mais si vous allez chercher d'autres outils vous faut absolument un banc d'essai ..........

bonne chance ..............