SystemVerilog pas utiliser Boîte postale directement dans VMM et AVM?

D

davyzhu

Guest
Salut à tous,

On m'a dit que la communication est la couche transaction importante chose dans la construction SystemVerilog banc d'essai.

Et dans VMM et AVM, ils utilisent la file d'attente (VMM) ou une interface virtuelle (AVM) afin d'imiter le-boîte à idées Mail.Boîte postale est défini dans la norme standard SystemVerilog.

Pourquoi ne pas utiliser Boîte postale directement?Ou y at-il aucun inconvénient à utiliser Boîte postale?

Cordialement,
Davy

 

Welcome to EDABoard.com

Sponsor

Back
Top