>-t-elle un soutien pour se comporter comme ça?

[wesspower]

S'il vous plaît voir la pièce jointe pour plus de détails sur le circuit et le problème.

Je crois Utiliser 1,6 micro technologie (modèle de l'Université d'épices).

Voici le modèle d'épices pour les NMOS et PMOS transistor:

lang = simulateur d'épices
. NMOS NMOS modèle
niveau = 1 VTO = 1 kp = 16U gamma = 1,3 lambda = 0,01
Phi = 0,7 pb = 0,80 MJ = 0,5 = 0,3 mjsw cgbo = 200p = 350p BCAG cgdo = 350p
Cj = 300U CJSW = 500p ld = 0.8u tox = 80N

. PMOS PMOS modèle
niveau = 1 VTO =- 1 kp = 8u gamma = 0,6 lambda = 0,02
Phi = 0,6 pb = 0,50 MJ = 0,5 = 0,25 mjsw cgbo = 200p = 350p BCAG cgdo = 350p
Cj = 150u CJSW = 400p ld = 0.8u tox = 80N

Je ne suis pas sûr que cela aide id à se comporter comme cela.
si je mets la largeur et la longueur à la largeur minimale (à cette technologie, il est une valeur qui est au-dessus de 1,60, donc j'ai mis 1.61.

Dans l'expérience, je me mis Vdrain = 2 volts, et Vgate = 2 volts, et faire une analyse des paramètres (dans ce cas, la largeur et la longueur de 1,61 à 4, la largeur et la longueur de toujours garder à 1), et tracer le graphique id

S'il vous plaît commentaire de votre pensée et la théorie.Je vous remercie

 

[wesspower]

Désolé, les gars, je comprends enfin le modèle de transistor MOS.