Tableau en entrée (port) à l'entité

[woutput]

Bonjour à tous, pouvez-vous m'aider à résoudre mon dernier problème, s'il vous plaît? Je voudrais avoir un tableau en entrée (port) à mon entité. Est-ce possible? Si oui, comment? Maintenant, j'ai quelque chose comme: IEEE bibliothèque

; ieee.std_logic_1164.all utilisation; ieee.std_logic_unsigned.all utilisation, - d'utiliser "-" sur l'utilisation ieee.numeric_std.all std_logic_vector; A_SPAC entité est BOUNDARY_INFORMATION_TYPE type est un tableau ( LIMITES - 1 downto 0) de std_logic_vector (ADDR_SP_BITS + + NODE_ID_BITS QOS_BITS - 1 downto 0); génériques - A_SPAC (QOS_BITS: integer: = 2; NODE_ID_BITS: integer: = 2; ADDR_SP_BITS: integer: = 8; LIMITES: integer: = 4;); port - A_SPAC (BOUNDARY_INFORMATION: dans BOUNDARY_INFORMATION_TYPE; - std_logic_vector (LIMITES - 1 downto 0) (+ ADDR_SP_BITS NODE_ID_BITS + QOS_BITS - 1 downto 0);); entité finale A_SPAC;

Parce que je me envie de faire quelque chose comme

 architecture de A_SPAC SPAC_ARCH est de commencer BOUNDARY_INFORMATION (1) (2)

 

[FvM]

La définition de type qui peut être fait dans un paquet. Je ne vois pas d'une manière générale d'utiliser les paramètres de type paramétrable cependant. La définition colis ne doit pas nécessairement utiliser un fichier séparé, il peut être inclus en haut de la définition d'entité comme indiqué ci-dessous.

 ARCHIVES ieee; ieee.std_logic_1164.all UTILISATION; ieee.std_logic_arith.all UTILISATION; DEFS paquet est CONSTANT QOS_BITS: integer: = 2; NODE_ID_BITS CONSTANT: integer: = 2; ADDR_SP_BITS CONSTANT: integer: = 8; des limites constantes: integer: = 4; BOUNDARY_INFORMATION_TYPE type est un tableau (LIMITES - 1 downto 0) de std_logic_vector (ADDR_SP_BITS + + NODE_ID_BITS QOS_BITS - 1 downto 0); DEFS paquet fin; IEEE bibliothèque; ieee.std_logic_1164.all utilisation; ieee.std_logic_unsigned.all utilisation ; - à utiliser "-" sur l'utilisation ieee.numeric_std.all std_logic_vector, le travail de la bibliothèque; work.defs.all UTILISATION; A_SPAC entité est