technologie SOI

[yassin2705]

Salut tous,

Quelles sont les principales différences entre la technologie CMOS normal & la technologie CMOS SOI (Silicium sur isolant)?

Elle n'affecte pas seulement les dispositifs MOS?à-dire pas de changement dans les résistances, condensateurs ...

Également pour les dispositifs MOS, quelles sont les principales différences entre MOS SOI et le MOS normal du point de vue aménagement et du point de vue performance?

Observe,
Yassin

 

[dick_freebird]

Selon le-qui-SOI, il peut être mineur ou majeur.

Je travaille dans l'épuisement complet, 0,25 et 0.5um qui donne
moi zéro source bottom-plaque et le drain capacitance
(making off dispositif CGG zéro aussi bien) et tous les dispositifs
n'ont pas de fuite de substrat ou parasites.

I love FDSOI malgré les nonidealities appareil car
Je n'ai pas à s'inquiéter de tant d'aspects de merde
qui n'ont rien (bon) à voir avec la performance du circuit.

Partiellement épuisé, vous avez le bas-plateau capacités
dos et résistances implantées ont maintenant jonctions de fond,
des liens du corps et voltcos.Mais vous avez encore indépendantes
ainsi les potentiels pour les deux saveurs et au moins le bien
capacité ne tue pas de disciples, etc source et PDSOI
Si vous respectez les règles d'égalité du corps vous donnera les mêmes
sorte de linéarité DC comme JI.

Dans RF concevoir les capacités de jonction non linéaire de
PDSOI et JI peut vraiment limite de linéarité RF / distorsion
à des fréquences plus élevées.