temps de maintien en synthèse logique

[hfooo1]

Je sais que wo pas besoin de fixer tenir violation in Design Compiler
Mais pourquoi avons-nous mis en set_min_library qui comprend fast.db?

s'il vous plaît clairement mon doute!

 

[sree205]

Hmm, je ne sais pas si j'ai raison ou tort, mais peut-être d'obtenir une idée générale de la vitesse à laquelle le circuit de travail avant, il va au PNR