Toutes les outils pour traduire à partir de VHDL Verilog?

[jamesyang1209]

Dear Group,
L'outil qui convient le mieux à traduire de code VHDL pour verilog?
Tout gratuit?

Merci.

 

[drwho78]

Essayez-HDL3 X de X-Tek.ftopic80907.html" class="nav"> Haut de page

 

[mami_hacky]

Je pense
qu'il n'est pas nécessaire de convertir le langage VHDL pour verilog parce que la plupart du temps, (ou de dire la vérité, toujours), la simulation et des outils de synthèse sont en mesure d'agir sur verilog mixte / VHDL designs.<img src="http://www.edaboard.com/images/smiles/icon_biggrin.gif" alt="Very Happy" border="0" />

 

[galant]

Il est l'un de ces outils.
http://www.ascinc.com/products/verilog2vhdl/

 

[SBF]

galant a écrit:

Il est l'un de ces outils.

http://www.ascinc.com/products/verilog2vhdl/

 

[omiga]

les outils de traduction
n'est pas bon pour le moment.

 

[spauls]

Un des principaux est que l'outil drawbook convertir uniquement VHDL Verilog 1176 à 1164.