tri dans Verilog ..... aucune idée

[Guru59]

quiconque ayant une idée de faire / en utilisant l'algorithme de tri dans Verilog .... Je l'ai utilisé en utilisant des comparateurs, mais il est logique de prendre grand ... aimablement toute suggestion méthodes .. Merci

 

[miniuser]

Salut, Avez-vous vérifié comparateur créé par le générateur de base? Si non, peut-être qu'il ne prend que la logique beaucoup.

 

[salma ali bakr]

tu ne peux pas utiliser si les déclarations d'autre ou cas où ... ils vont être synthétisées au multiplexeurs ...

 

[FvM]

Vous pouvez soit utiliser une solution totalement parallèle que vous avez apparemment fait, ou une conception séquentielle avec stockage intermédiaire d'éléments (qui peut être intégré aussi dans la RAM) que les codes des communes algorithme de tri. Il aurait besoin de moins de ressources, mais fonctionne lentement.