Un problème de conception dans la mémoire

H

hnejati

Guest
Je suis la conception d'une mémoire flash bloc complet et j'ai quelques problèmes Y at-il personne ici qui a une certaine eperiances dans ce domaine
toute l'aide est appericiated

 
J'ai un problème au sujet de la sectorisation de la mémoire flash comment puis-je faire
et sur les signaux de validation comment puis-je concevoir un circuit pour permettre à un signal de verrouillage circuits appropriés
Je veux la réponse à mos niveau
et sur la mise en page Dernière quelle est la meilleure mise en page
Je l'ai fait bloc par bloc, mais enfin comment puis-je prendre des dispositions pour la zone min sur puce
Merci pour l'aide

 
U peut obtenir plus de détails pour être en mesure d'aider U.
1 - Quelle est la taille finale du flash U'r.
2 - Qu'est-ce que l'utilisation IC U.
3 - dont l'accès ce qui Flash (microprocesseurs, microcontrôleurs ,...)

 
Il s'agit d'une mémoire flash IC avec bus de données bus d'adresse OE WE VCC GND broches CE
J'ai conçu sens courant, mémoire tampon de sortie, pompe de charge, mise en page pour les tableaux avec surface de la puce min (NOR), mais je dois effacer le secteur ou le bloc à la fois mais je n'ai aucune idée de supprimer la procédure il ya ce problème.
la technologie est la suivante: 0.18um modèle TSMC
surface de la puce la plus petite possible
une puce mémoire sans interface
Dernière édition par hnejati le 12 Juil 2006 12:33, édité 1 fois au total

 
1 - Quelle est la taille finale du flash U'r.
2 - Qu'est-ce que l'utilisation IC U.
3 - dont l'accès ce qui Flash (microprocesseurs, microcontrôleurs ,...)

 
aussi petit que possible
tu veux dire que la fonderie?
microcontrôleur

 

Welcome to EDABoard.com

Sponsor

Back
Top