une dev.

B

Buriedcode

Guest
Bonjour à vous,

Désolé si c'est le mauvais forum, mais j'ai posté dans le «forum des projets de loisir», et personne ne répond

<img src="http://www.edaboard.com/images/smiles/icon_sad.gif" alt="Triste" border="0" />

probablement de ma faute pour poser des questions idiotes.

De toute façon, je ne peux vraiment pas se permettre un conseil de développement, même les plus bas, alors j'ai pensé que ce serait un bon exercice pour moi de concevoir et de construire mon propre, son d'une MACH4A5-64/32, 64 MC CPLD.Le problème que j'ai c'est que je suis terriblement indécise, si ce que je demande vraiment, c'est
ce qui rend une carte de développement bien?Obvioulsy est dépend de ce que je l'utilise pour, mais pour être honnête, je ne sais vraiment pas.J'ai mis la main sur 10 de ces charges CPLD et ils sont simplement assis à ne rien faire, et j'ai obtenu des «Chances et mottes de terre» portant autour, n'attendant que d'être soudé à moitié quelque chose de décent.Le CPLD sont PLCC44, je pourrais faire un adaptateur pour utiliser sur une planche à pain, mais son agréable d'avoir tout ce que le CPLD besoins "câblé".

Heres la liste des choses que je crois que j'aurai besoin à bord:

Power - évidemment.
CPLD - peut-être 2, mais comment puis-je leur interface to eachother?connexion directe?
Ports d'entrée / O - Pull up résistances?Probablement une bonne option.
LED x 8 - Ces pilotes ont besoin?Je ne peux pas conduire plus de 25 mA par bloc macro.
Interrupteurs - sans rebond
HORLOGE - J'aimerais avoir un système d'horloge versitile, des oscillateurs 2 crystal, à travers une Divier horloge (avec des cavaliers) et une horloge RC (555 minuterie) pour les opérations de lente.
Tête de programme - (déjà construit un programmeur peu à l'intérieur d'une prise DB25.)

Possible 'extras'

Memory -> EEPROM, FLASH, SRAM??Ne sais vraiment pas ce qui est plus utile.
IrDA - peut-être juste un module 38kHz récepteur, et IR LED.
Port LCD - Just got dans ces agréables à avoir.
Le microcontrôleur bord - Peut-être un PIC, avec un verrou externe pour basculer d'un port de CPLD au général I / O?

La plupart de ce qui précède est sans doute utile que pour les FPGA, mais il ne peut pas nuire.

Je me rends compte il est facile de conserver "louvoyer" sur les commandes mais j'utilise la version gratuite EAGLE, si l'espace est au bord d'une prime, bien que je pensais de faire deux baords et en les attachant avec en-têtes et les prises de sorte qu'ils sont empilés.J'ai fait des recherches approfondies sur le net, en regardant modèles professionnels, mais si quelqu'un a un dev.bord, j'apprécierais vraiment tout recomendations comme à quels traits sont vraiment utiles.Je risque de ne pas utiliser le tableau beaucoup, mais sa me casser les pieds ayant chère IC et n'étant pas en mesure de faire quelque chose avec eux.

Désolé pour le long message, s'il vous plaît n'hésitez pas à fournir tout conseil, je suis un peu coincé avec les décisions, une fois que je obtenir une liste des choses à mettre Pon le bord, je ne devrait avoir aucun problème bâtir.

Merci pour votre temps,

BuriedCode.

 
Je pense que si vous voulez mettre en œuvre toutes les choses que vous avez mentionné, vous serez à court d'I / O avec ce CPLD.Il a seulement 32 4 Io.Je recommande que quelques cavaliers, certains voyants, la puissance, horloge programmable et conserver le reste simple.Connectez tous les OI aux en-têtes et donc au monde extérieur.Vous serez heureux d'avoir une telle polyvalence CPLD dev.tableau.
Si vous voulez y ajouter des fonctionnalités, vous pouvez brancher un add-on de bord avec la fonction que vous voulez.

Observe,

 
Lucbra Salut, merci pour votre réponse!

Je suppose que dans le dos de mon esprit, je savais que je ne pouvais pas tout faire, je suis entièrement d'accord avec vous sur le garder relativement simple en raison des I / O's.Aussi comme je l'ai mentionné, je ne dispose pas assez d'espace sur la carte de toute façon depuis que je suis limité à 100x80mm.

Donc, je pensais avoir 8 LEDs, éventuellement un affichage bargraph simplement à économiser de l'espace, et en utilisant les réseaux de résistance, où vous avez 8 résistance de tous à un axe commun, cette broche pourrait être relié à un sauteur à VCC ou GND.Enlevant ainsi le cavalier désactive la DEL.J'allais à connecter toutes les I / O à ses têtes de toute façon, mais ont ajouté à certains extras I / O en utilisant la méthode ci-dessus pour résistances ainsi (bien que les résistances pourrait être lié au pouvoir * ou * au sol en fonction d'un cavalier paramètre).

Encore une fois, je suis d'accord sur les panneaux extérieurs ou l ' «idée modules', j'ai tant de câbles rubans portant propos, il serait bien de les utiliser

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Sourire" border="0" />Désolé pour se passait, mais un certain nombre de choses plus d'attentions:

Horloge: Serait-il correct d'utiliser simplement un compteur binaire (74HC4020/40/60?) Avec la contribution de cristal de la CVMO et sorties sélectionnables (cavaliers à nouveau)?Je ne trouve pas n'importe quelle horloge IC où il vous suffit de sélectionné la division utilisant des épingles ou câblés, pour les commutateurs / cavaliers.À savoir: 3 pins, donnant un total de 8 rapports de division, 1,2,4, .... 256.Bien sûr, je pourrais mettre en œuvre ce dans le CPLD, mais ce serait l'utilisation des ressources.

I / O: La MACH4A5 ne dispose pas d'entrées trigger Schmitt, donc je pense que je vais ajouter un peu le 4 I / O's.Diode de protection?J'ai soufflé en hausse de 2 jetons afin de (ils détestent 40v

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Sourire" border="0" />

)

Et enfin, en utilisant 2 CPLD: espérons que ce serait comme avoir un seul CPLD double de la taille, avec 8 lignes sur chacun des périphériques câblés ensemble.Est-il possible que je devrais faire cela?ou est en contact direct ok? (via un autre en-tête).Je l'ai fait auparavant et je ne pense pas que ce soit CPLD ont apprécié, à la fois eu très chaud, mais ils couraient à 60MHz.

Quoi qu'il en soit, comme vous pouvez le constater, j'ai très mauvaise habitude de trop compliquer les questions, et la navigation sur les centaines de planches dev FPGA sur le net, rend ma conception sembler absurde

<img src="http://www.edaboard.com/images/smiles/icon_sad.gif" alt="Triste" border="0" />Merci, et merci encore pour vos conseils lucbra

BuriedCode

 

Welcome to EDABoard.com

Sponsor

Back
Top