une question au sujet de JTAG - Test de continuité

[xworld2008]

Récemment, j'ai lu le document de JTAG et avez une certaine question:
1.utilise-t-JTAG pour tester la continuité des blocs au niveau puce, il suffit d'utiliser avant la mise hors tension méthode permettant de tester la continuité des blocs
2.si l'utilisation de JTAG pour tester la continuité, la façon de générer modèle
3.at niveau du conseil comment générer jtag modèle
S'il vous plaît aidez-moi,
Merci

 

[Colbhaidh]

JTAG n'est pas utilisé pour tester la continuité des Pads, le test de la sonde sur chaque IC échouerait s'il y avait un problème de continuité.JTAG est beaucoup plus complexe que cela.
Il est généralement une collection de la logique disposées sur la puce afin de couvrir une aussi grande superficie possible sans compromettre la fonction f de la puce.Flux de données sont distribués par une connexion série et de lire à l'autre extrémité.La lecture de données permet de déterminer si certaines zones de la puce ne fonctionnent pas correctement.Cela peut être particulièrement utile pour une connexion analogique ou RF IC où la possibilité de tester la puce à la sonde wafr est limitée en raison des hautes fréquences ou le bruit, etc
Le JTAG est numérique et bien que les blocs de composants peut-être rien à voir avec la fonction de l'IC, si quelque chose dans le bloc numérique est un échec, les chances sont la puce va échouer.
Une autre utilisation de JTAG est où de multiples IC sont empilés à l'intérieur du même paquet, par exemple une logique dense IC, et RF IC et IC EEPROM pour un téléphone cellulaire.Si le package ne fonctionne pas alors comment tu le sais, qui IC est un échec.Ils sont venus de ay Fabs différents.JTAG peut être utilisé pour déterminer les IC est défectueux et qui vous pouvez crier!

 

[Barry Pearson]

Je suis afarid je suis en désaccord avec un peu Colbhaidh.

JTAG est l'acronyme de Joint Test Action Group.Il est connu sous le nom alos boundary-scan
et a été initialement conçu comme un mécanisme de niveau d'épreuve à bord pour tester les défauts dans le
liens entre les CI et pas vraiment dans le CI eux-mêmes.Si un périphérique est
conforme à la norme IEEE 1149.1 il est JTAG ou plus précisément boundary-scan
conforme et comprendra une logique de test au sein de la puce qui vous permet de conduire
et les valeurs de sens sur les broches de périphériques indépendamment de la logique appareil de base.

Vous pouvez en effet ensuite utiliser cette logique pour créer une continuité au niveau des tests à bord.

Cependant, pour back-up Colbhaidh un peu le port JTAG a également été utilisé pour d'autres
sinces fins sa création.Principalement pour la programmation des CPLD et FPGA
et aussi pour accéder à puce debug caractéristiques sur des processeurs et DSP généralement.

Pour utiliser le générique boundary-scan JTAG fonction pour tester contiunuity il ya maintenant
certains logiciels libres maintenant disponible à www.jtaglive.com qui travaille avec Altera et
câbles d'interface Xilinx.Au site Web www.boundary-scan.co.uk il est plus
JTAG informations de base

Bonne chance

Barry