Une question sur un design amplificateur différentiel.

[eddsos]

Bonjour, en utilisant la suite netlist épices, V (6) = 0V quand VID = 0V.
Mais, si je veux V (6) = 1V quand VID = 0V.Quels paramètres doivent être ajustés?J'ai changé CIV, mais cela ne semble avoir aucun effet.

Merci

*
lib 'E *.: \ software \ ASMC modèles \ \ IC5.1.41 \ HSPICE \ bc35hv_mod_hspice.lib' MOS_TT
*
VID 7 0 0 V DC AC 1V
E 1 10 7 0 0,5
E-2 10 7 0 -0,5
VIC 0 DC 0.65 10
DMV 3 0 2,5 V DC
VSS 4 0 DC-2.5V
M1 5 1 8 8 NMOS1 W = 9.6u L = 5.4um = 1
M2 6 2 8 8 NMOS1 W = 9.6u L = 5.4um = 1
M3 5 5 3 3 PMOS1 W = 25.8u L = 5.4um = 1
M4 6 5 3 3 PMOS1 W = 25.8u L = 5.4um = 1
M5 8 9 4 4 NMOS1 W = 21.6u L = 1.2um = 1
M6 9 9 4 4 NMOS1 W = 21.6u L = 1.2um = 1
IB 3 9 220uA
*
. MODÈLE NMOS1 VTO NMOS = 1 KP = 40U
GAMMA = 1,0 LAMBDA = 0,02 PHI = 0,6
TOX = 0.05U LD = 0.5U CJ = 5E-4 CJSW = 10E-10
U0 = 550 MJ = 0,5 = 0,5 MJSW BCAG = 0.4e-9 CGDO = 0.4e-9
. MODÈLE PMOS1 VTO PMOS =- 1 KP = 15U
GAMMA = 0,6 LAMBDA = 0,02 PHI = 0,6
TOX = 0.05U LD = 0.5U CJ = 5E-4 CJSW = 10E-10
U0 = 200 MJ = 0,5 = 0,5 MJSW BCAG = 0.4e-9 CGDO = 0.4e-9
* ANALYSE
. DC VID -2.5 2.5 0.05
V TF (6). VID
. Probe I (*)
. ENDAjouté après 5 heures 3 minutes:l'attachement est le [schematic / img]

 

[sudheerkm]

u point de contrôle peut biais b chevillé à rails
essayer. op
et voir les conditions dc